挑战设计高速并行转换器,和详细的建模的重要性和高度可编程电路和调试接口。
经过近五十年,NRZ技术继续构成重大挑战随着数据速率的方法56 gbps和刷新标准要求提高接收机灵敏度(35 mV)。单位时间间隔较短和关闭眼睛,引发变得更加复杂,需要增强接收机均衡continuous-time-linear均衡和判决反馈均衡纠正等。此外,信道损耗和反射(噪音)增加数据速率和噪声复杂的前向纠错。
虽然56 Gbps PAM4双打串行数据传输的比特数的增加的数量水平的脉冲幅度调制,它在噪声容忍度的成本,或33%的振幅NRZ相比。和NRZ一样,PAM4信号也受到抖动的影响,信道损耗和传输干扰。此外,测量的三只眼睛被新的接收器行为更加复杂,比如三个切片器阈值,个人时间切片机倾斜、均衡和时钟和数据恢复。此外,搬到56克PAM4立即为9.6 dB造成损失,但仍是首选,如果频道损失NRZ奈奎斯特频率太重要了。
工程师们已经适应了各种挑战设计高速并行转换器通过升级包设计,从而解决高频率和电气性能需求紧缩。此外,工程师们强调详细的建模和设计高度可编程电路,调试接口和工具,使重要的模拟和数字信息的简单排序。从客户的角度来看,设计经验和及时执行能力是至关重要的。因此并行转换器的关键供应商,包括一系列的专家在设计的不同阶段,如包和PCB设计专家和布局大师,以及信号完整性和电源完整性专家。
本文将讨论设计高速并行转换器的各种挑战,以及详细的建模和设计的重要性,高度可编程电路和调试接口。点击阅读更多在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复