有不止一种方式来提高性能和权力。
你不需要看着很远的半导体世界之前你看到“缩放。“也许你了解一个行业新闻文章标题晶体管扩展——那些近纳米组件是如何缩小甚至小到原子尺度。或者你听到一个引用内存容量扩展,我们最喜欢的移动设备可以存储更多的高分辨率视频。不管上下文、缩放几乎总是等同于“取得进展。”
进步是通过减少设备足迹,成长在第三维度,将新材料和创新的架构。这些技术的进步使我们今天生活在数字时代。多年来,扩展生产设备,极大地改变了我们日常生活的几乎每一个方面,将大量的数字信息在我们的指尖。
晶体管扩展
半导体结垢的现象有一个特别著名的描述:摩尔定律。最初是作为一个经济观察,它预测芯片组件的密度每两年翻一番。几十年来,该行业保持正轨缩减(或“关键”)的关键组件尺寸通过光刻和等离子体蚀刻的进步——的过程模式是定义在晶片表面和转移到底层材料。临界尺寸是经常晶体管栅极长度尺寸。例如,0.5µm技术节点产生一个晶体管0.5µm门长度。多年来,这项技术节点定义已经进化,现在考虑更多的代名称而不是任何关键尺寸的测量。什么是相同的是我们期望该节点扩展将带来更好的设备性能和更大的功率效率和成本更低。
大约在20 nm节点、高性能晶体管达成比例限制。这个行业不能横向收缩平面晶体管任何小不会造成其他问题,这使工程师看看其他晶体管设计。三维几何finFET提出关键硅片上方的平面晶体管组件使萎缩的设备没有通道晶体管体积减少有害的足迹。FinFET比例减少横向维度增加设备单位面积上的密度,同时增加翅片高度,以提高设备性能。
继续晶体管扩展和提供更高的性能,更低的功耗,和低成本设备,硅锗合金,但可能需要额外的新材料来扩展finFET技术超出了5 nm节点。交替,新架构如堆叠nanosheets和纳米线可能是答案。制造这些结构几乎肯定会涉及到使用更多的原子层沉积和蚀刻过程实现扩展维度。
互连扩展
晶体管规模缩小,所以必须连接的金属线在整个高层建筑多层互连的堆栈。随着一代又一代,这些地方互联变得越来越紧密,现任铜互联面临重大挑战,进一步扩展。例如,进一步减少线宽度或高度将会极大的增加电阻。制造商正在寻找减少房间目前相对高电阻率所需的障碍和包衬层互连金属布线,也许通过使用一个新的障碍或衬垫材料。另一种可能性是更换或与另一个金属合金铜,不需要一个障碍。
内存扩展
3 d缩放NAND内存容量实现以一种不同的方式:通过添加垂直层。在这个内存结构,细胞密度增加直接与层数的堆栈。早期的3 d与非结构是用24层双;今天,芯片与96 -层结构是在批量生产,甚至更高的堆栈是在地平线上。每个层都必须高度统一,非常光滑,有很好的粘附到下面的一个挑战,随着层数的增加。
通过额外的层将继续扩展更大的复杂性在后续处理步骤使用,如高纵横比记忆孔腐蚀,楼梯的定义,并与钨字线填补。越来越长的渠道最终将成为限制电子迁移率,从而影响设备的性能。工作正在进行中,以确保关键沉积和蚀刻过程能够支持未来几代人。
结论
当今最先进的芯片可以说是有史以来最复杂的设备的设计和生产,他们几十年的直接结果扩展工作。横向缩小设备的性能和成本优势,扩大在竖直维度在半导体制造设备所需的重大进展,并增加设备供应商和芯片制造商之间的合作。
半导体扩展改变了我们如何工作,玩耍,上下班,和沟通,我们有期望,创新的步伐将继续“摩尔”扩展。“比摩尔”策略,整合不同类型的技术在不同的体系结构和系统为推进产业提供另一条路径。“摩尔”和“超过摩尔”计划将需要提供多样化,更快和更强大的能力使得我们变得更聪明,更连接的世界。
|
|
|
|
|
|
|
|
|
|
图1的轴应“技术节点”。它不再是与“晶体管临界尺寸”。