如何构建更好的芯片网络
更多的功能，更大的安全风险，以及IP和7nm以下各种组件的日益复杂的集成，增加了让一款功能正常的芯片问世所需的时间和精力。在许多这样的设备中，芯片上的网络是各种组件之间的粘合剂，但它可以占到SoC总面积的10%到12%。Arteris IP的产品营销副总裁Andy Nightingale谈到了如何缩小NoC区域，提高安全性，并缩短上市时间。
评论＊
名字＊(注:此名称将公开显示)
电子邮件＊(不会公开展示)
Δ
虽然术语经常互换使用，但它们是具有不同挑战的非常不同的技术。
商业芯片市场仍在遥远的地平线上，但公司已经通过更有限的合作关系提前起步。
现有的工具可以用于RISC-V，但它们可能不是最有效或最高效的。还需要什么?
在了解老化如何影响可靠性方面，汽车行业正在取得进展，但更多的变量使问题更难解决。
半导体制造业的关键支点和创新点。
精度越低，功率就越低，但要做到这一点，标准是必须的。
开源处理器核心开始出现在异构的soc和包中。
新的应用需要对不同类型DRAM的权衡有深刻的理解。
开源本身并不能保证安全性。这仍然归结于设计的基本原理。
定制化、复杂性和地缘政治紧张局势是如何颠覆全球现状的。
留下回复