记忆的方向不确定

半导体工程坐下来与一个专家小组发现的世界发生的事情的记忆。首席执行官参加讨论Kilopass技术;高级营销主任Navraj Nandra模拟/混合信号的IP,嵌入式记忆和逻辑库Synopsys对此;斯科特•雅各布森在销售和营销业务发展节奏;高级主管和弗兰克铁产品开发的接口和记忆的Rambus。以下是摘录的谈话。

SE:你或你的客户的问题和问题在今天谈到记忆?

铁:内存接口和高速信号接口是最大的问题。有很多讨论高速并行转换器接口。每个人都想谈论的挑战从11日至28日gb / S。也有很多不同的流程节点。你想要在16或28 nm或者使用FD-SOI ?这意味着有很多事情我们必须参与。

雅各布森我来自验证和验证的内存模型。客户每天面临挑战,因为过多的新机会3 d内存空间。从2 d到3 d是多方面的,有技术问题,处理问题,商业和管理问题,风险管理。这些都是呈现很多挑战和选择,客户说,我们看到在我们的脑海里,给我们一个方向。我的申请呢,我做这些类型的算法,我需要这种并行性和带宽,给我一些指导关于权衡。”

Nandra:我们有有趣的讨论DDR4后发生了什么。它是一个单端界面运行到一个非常高的速度- 3200 mb /年代有一种强烈的观点,很难构建之后,因为越来越多的技术挑战。DDR4是电脑或服务器类型的应用程序。手机市场也推动我们实际上看到的带宽需求和LPDDR比DDR要求更高的速度。人们问我们LPDDR4 3200之前要求DDR4 3200。也有竞争技术如混合内存立方体,高带宽内存,宽的I / O1和2。他们都需要TSV技术2.5和3 d技术。

程:最大的问题在服务器端是DIMM接口。它是一个跑步机从11日至28日到50 gb / S。如果你能栈内存,有一些混乱,但这是可能的。服务器和数据中心架构的问题是有一个DIMM中间,它是一个巨大的拼凑起来的。DIMM DRAM的原因没有一个角色在未来如果你推断足够长的时间。3 d并行转换器只是一个补丁和DDR4 5是一个补丁。问题是,动态随机存取记忆体太慢了。在移动的问题看起来像一个牛奶农场。奶牛需要很长时间才能牛奶,然后你试图把它使用许多法拉利尽可能快速获取数据处理器。这并不工作。牛的根本问题是要花费大量的时间。您可以开发更好的汽车,使用更少的能源的电动汽车,但基本上我们需要一个新的内存,一个足够大,在死亡。我不同意,移动需要一个新接口。没有零功率法拉利。行业需要新的记忆。

铁:我同意,有很多技术今天补丁。一个结论是,嵌入式DRAM解决很多问题。如果你可以把它所有芯片的速度,但没有人可以做嵌入式DRAM。宽的I / O充满在我们今天和嵌入式DRAM之间,但是我们的物理设计挑战TSV和制造挑战。DRAM服务器体系结构的体系结构,但它你看手机有不同的需求和没有人设计内存这个环境。你觉得你需要DRAM、制造廉价的节点,这是由服务器/ PC市场,和你必须建立。如果我们移动的DRAM市场设计可以是不同的。我们一直生活在DRAM的延迟和性能服务器。

雅各布森:有别的东西,在过去几年中已经改变了部门各细分市场之间的需求和他们的增长率。有中国和印度的功能手机领域和智能手机和最终的高容量、高性能的世界我们住在这里。如果你看内存的消耗这些段,它们分别驾驶不同的选择。有时,他们会老技术风险管理的原因。这迫使一个不同的观点在谈到支持类型的记忆,最终客户的需求。你必须先看市场,然后进入其他技术。

SE:芯片得到更大,我们带来了更多的内存芯片上。我们似乎处于一个拐点。今天,内存占用芯片面积的50%,50%的力量和对系统性能有巨大影响。有心态上的改变,记忆已经变得如此重要,它必须被视为一个主要部分的设计?

Nandra:我们有很多经验构建内存编译器从250纳米到10纳米,而我们现在正在研究。有一个分支在不同类型的内存所需的编译器高密度和高速度。考虑创新必须放入编译器、位单元技术,成FinFIT技术,台积电16 nm。内存编译器构建设备运行到0.5伏,这使得大量的SRAM芯片嵌入到。支持有技术挑战所有的记忆功能,如读写电路。有很多创新的编译器技术。

雅各布森:较低的副作用功能节点和FinFETs一直在放大信号完整性的空间。是追逐最大的性能或维护成本。以更高的速度和更小的尺寸公差更接近阈值,和信号完整性是成为客户和一个司机,他们做出的选择。他们可以慢下来,获得成本优势?他们能降低风险,还能获得更多的内存带宽?在3 d的记忆方面的产量和tsv必须处理。这些是关于内存技术业务管理决策应该追求从经济学的角度。什么是风险,有什么奖励吗?有很多的选择,每个都有不同的挑战。高瘦世界正在推动DDR方法越来越快而短和并行方法,如I / O 2,宽有宽,慢接口。 These are corner points in a cost/performance tradeoff for a particular type of design and the risks you are willing to take.

程:内存编译器真正集中精力静态存储器而不是DRAM。所以当我们谈到50%的面积和权力,我们谈论的是最大最大的内存块,两块确实是建造非常不同。考虑一个处理器的L3缓存。这是最大的内存块死了,但是它只会用2%的时间。如果使用到5%,这是因为你的L1和L2缓存是可怕的。应该有人被解雇。所以如果是1%或2%的时间,这意味着它必须快速去睡觉很快醒来,在时间清醒你不在乎有多少权力烧伤。另一种记忆网络缓冲。10 g以太网端口,你所需要的数量的缓冲是20 mb的顺序,这需要在死亡或至少有一个很好的分数。问题是,它总是因为数据包不断。 The optimizations for that are very different. It is not about wake and sleep. It is about efficient processing. Memory compilers don’t really go beyond 8 or 16 Mbits, so both of these are really custom memories. There is a supply problem here because there aren’t many companies that build it as a one-off custom design. ASIC and chip companies end up having to do this a lot.

Nandra:你开始看到一些创新高密度记忆。电源管理和控制区域也是有趣的。降低电源电压的想法保持断电了,你不能减少任何进一步的,所以你必须看看活动水平和管理延迟和醒来的时间。你看到这些算法在编译器开始出现。

雅各布森:这就是我们也看到对齐在客户问题。这取决于你和谁说话,他们有不同的问题。这是基于应用程序空间,并不是所有的记忆都是适合所有应用程序。我们没有很多方法了。地理位置创建另一个减少,所以我们有一个矩阵的要求。