收缩几何图形力变化;新方法在CES上猖獗
由Pallab Chatterjee
直到最近,低功率工程已经定义的自动使用EDA工具的设计流程,以帮助减少动态功率峰值。新一代的移动和视频产品已迫使改变方法。
还有两个快速上升的架构方法。第一种是多核,这是流行的新产品介绍英伟达,三星SLSI想象技术,NetlogicMicro,博通和高通。解决可用性规范所要求的电子阅读器,移动互联网设备和其他移动信息产品,需要一个新的计算架构,不仅依赖于“功能禁用”作为功率降低的技术。所有这些公司介绍设计的重点是多核架构,哪里有完整功能可以在任何时候,即使低功率的过程进行了优化。
这个低功率优化与自定义库设计创建、修改内部时钟方案,datapath公司和缓冲优化,内存分割和位置,最重要的是设计的权力使用的动态控制和速度数据内容的基础上,在每个包的基础上正在处理的信息。这个产品已是关键的增强与新双皮层Nvidia Tegra,针对电子阅读器和平板电脑,以及炼金术高性能多核多线程处理器对于汽车和导航应用程序,和许多新视频从博通和高通和通讯设备。
这些系统大多ARM处理器的基础核心(A8或主要A9)或MIPS处理器。这种转变使得两个端系统的性能提升以及近一倍的操作电池寿命。
第二个普遍的低功耗方法是设计一个CPU和GPU的分割,而不是单个计算引擎。虽然最初的印象是,这需要更多的权力,GPU实际上是更高效的图形比CPU和一些视频数据,和一般使用功能,CPU比GPU功耗小。大多数智能手机和媒体处理芯片,这种方法已经取代了大单处理器核心和clock-gating multi-voltage设备流程的解决方案。
这些建筑的变化实施地址数据依赖的使用和yield-process可变性sub-wavelength制造业。像大多数的应用程序有一个非常薄和小形式因素,他们是受一个固定或减少权力的信封。解决长期操作的组件可以降低操作电压,但这并不考虑减少性能相关的权力相关联的信封。为了解决这方面的设计,手机和移动计算的需求驱动的最小几何流程流。
利用这些过程(45 nm和40 nm,目前)要求限制设计规则,限制拓扑和有限的设备大小多样性屈服。这些设计优化新RTL和物理库,新地板计划,和功率路由突出所需的数据路径对称数据集处理。这样的例子是新3 dmedia 40 nm处理器的三星手机,利用IMG科技3 d视频和图形引擎和高性能超低功耗ARM处理器。
分布式多核方法也一直在利用高性能低功率产品。AMD / ATI Radeon显卡介绍了5970消费电子展。卡有两个gpu和直接X11产品超过4.6 tflops峰值性能。设备/单元的重组图书馆,依赖证明40 nm散装CMOS处理和使用GDDR5内存允许产品运营的峰值功率300瓦,但只需要51瓦为名义操作。设计优化电力和数据控制流来支持3200平行流处理器和160年纹理单元。动态功率管理是基于多少流和纹理单元需要随时根据所处理的数据的内容在任何给定的周期。
这些新系统的目标是使用三星的低功耗DDR3内存,运行在1.3 v和1.5伏特,提供比DDR2更高的密度。这些高密度,低功率的解决方案可以提供超过35%的总功率减少设计的足迹,如果使用32 nm低功耗闪存在SSD应用程序而不是旋转媒体。
外卖从今年的CES是建筑工程和新固件控制方法现在被视为必要的功能需求新的移动通信和处理平台。这是一个智能的转变,从最近几年,当只有减少特征尺寸和盲目基于工具选择的功率控制和功率路由在时尚。
|
|
|
|
|
|
|
|
|
|
留下一个回复