节能集成电路的检查可以防止失败近距离造成的很多供应电压。
由蒂娜Medhat
先进的IC设计实现复杂的策略来减少静态和动态的力量。混合信号设计通常需要不同的供应电压的模拟和数字部分设计,甚至全数字集成电路可以有多个域和操作电压。通常情况下,一些信号线路交叉从一个域到另一个和特殊接口和必须提供“电压保护方案”。应用反向偏压晶体管基质增加阈值电压,降低电流泄漏,但也创造了机会为新连接的错误可能导致严重的泄漏。
附近的很多供应电压产生潜在的灾难性和退化失败如果设计不全面的验证。因为有些滞后效应的设计错误,它变成了一个可靠性问题敏感的应用在汽车,医疗,通信市场。因此,越来越多的半导体行业的需求理解权力意图和健壮的验证工具可以识别各种权力相关问题在芯片系统(SoC)层面,如不正确的提供路由,静态泄漏问题,缺少水平换档杆,和其他人。
几乎每一个工程师设计和验证低功率和混合信号设计今天需要检查以下几点:
直到最近,自动节能验证的选项是有限的,因为需求是大大不同的比传统的布局设计规则(DRC)跳棋和布局与(lv)检查提供示意图。因此,这些检查是手动完成的帮助下简单的脚本。然而,随着集成电路的不断增长的规模和复杂性,这种方法不再是可取的。设计师需要健壮的自动化解决电源检查挑战。
节能检查需要一个工具,可以使用设计的净列表识别特定的电路拓扑,如水平换档杆,I / O驱动程序,和其他结构,然后将这些与相应的GDS几何图形的布局,以确保那些包含特定元素和正确实现。刚果民主共和国与铸造甲板,这些检查的定义并不是所有来自铸造,但必须根据特定的设计师的设计风格和实践公司,所以必须高度灵活和容易编程的工具。
执行节能检查,设计师还需要知道每个内部节点的电压在设计(图1)。在详尽的动态模拟中做到这一点是不太实际的芯片级由于涉及的周转时间。如果是一个大型的SoC设计,它甚至可能不是能够模拟。因此,我们需要一种方法来确定内部节点静态电压。节能检查工具还必须能够静态传播各种供应电压值中的每个节点电路,以使各种电气过分强调(EOS)检查。
图1:口径PERC可以指定电压SOC的所有内部节点使用一个有效的静态分析方法,使有效的电气过分强调可靠性检查。
节能验证大soc先进技术是一项具有挑战性的任务节点,我刚刚谈到的一些新工具的需求。更多细节关于检查的挑战和如何使用节能检查工具如Calibre PERC,看到这篇文章“节能低功耗集成电路验证”在芯片设计杂志(http://chipdesignmag.com/display.php?articleId=5163)。
蒂娜Medhat是口径的高级技术销售工程师在导师图形设计解决方案。
|
|
|
|
|
|
|
|
|
|
留下一个回复