触及不同的权力/性能/区域点在相同的过程变量数量的鳍。
我参加了12月在旧金山IEDM。有两个演示台积电的N3的过程。这实际上是有点用词不当,因为台积电有两个N3流程,一个简单的称为N3。另一个叫N3E(第二代)。这两个文件是:
去年finFET N3是台积电的节点。N2将nanosheet技术(台积电的名字gate-all-around棉酚技术)。
第一篇论文封面N3,第二个封面N3E(晚间新闻的论文)。你可能听说过N3是具有挑战性的收益率,和时间表下滑,但这不是真的。总是定于2022年2 h,这是一个稍长的开发周期比以前的流程节点。进入生产计划上个季度,第四季度。2022年。N3E应该在今年下半年投入生产。还有两个N3流程管。N3P是第三代N3, N3X HPC的优化。据我所知,没有透露关于这些过程以外的名字。N3E很明显,一旦可用今年晚些时候,将主要N3过程,N3不会被用于设计初始tapeouts之外。
这是台积电的官方立场从最近的财报电话会议:
有点奇怪的是,第二代N3E比N3更放松的过程,大概是为了提高产量和降低成本要求更少的EUV层。特别是N3E SRAM相同位单元大小它们被家庭的节点。对于我来说,最大的意义就是它没有意义上的任何大型SRAM缓存相同的处理器而死亡。更好的使用更便宜的它们的过程构建SRAM,然后使用先进的包装组装系统。模拟利润没有从非常先进的流程,我不会感到惊讶地看到设计的处理器死在N3E SRAM死于它们,和一个I / O死在它们甚至N7所有堆放或system-in-package并排。
N3过程使用台积电所谓FINFLEX,允许变量数量的鳍有不同的功率/性能/区域分在同一个过程。我覆盖(和更多的N3)在我的博客中报道OIP,台积电OIP: FINFLEX,模拟迁移,mmWave,奖项。上图来自Godfrey程台积电的博客,台积电FINFLEX——终极性能,功率效率、密度和灵活性一个更深层次的潜水。最关键的数字在上面的图。
我曾计划详细IEDM的两篇论文。但是,老实说,我写这一个多月以来IEDM之后,其他人已经在我面前:
我建议你去读这三个职位。
台积电的去年财报电话会议,它说有可用7海里能力。当然,即使我们不是在经济衰退,当然一些市场苦苦挣扎的结束。但也有可能与最先进的节点问题。有足够的设计团队和体积保持工厂一旦移动和其他早期采用者转移到下一个节点?我和琼斯韩德尔最近在一些事件,说我怎么认为更多的汽车制造商将特斯拉和设计自己的芯片。他说,他认为它不太可能;它既是对他们太昂贵和具有挑战性的。他认为大多数汽车制造商将别无选择,只能购买芯片从高通和英伟达的喜欢,尽管这并不给他们分化。但如果移动和HPC总是想成为最先进的节点上,和汽车不是背后的洪水,那么谁将使用所有5 nm能力一旦最先进的公司转移到3海里?尤其是每晶体管芯片更昂贵的这些高级节点,气馁。
另一方面,类似于在每个流程节点会说。老笑话,摩尔定律预测的人数每两年增加一倍。
台积电(TSMC)去年宣布N3将在工厂生产18日在台南科学园区。他们最近还宣布进一步投资工厂21第二阶段。神奇的译码器戒指,我可以看到工厂21日在亚利桑那州,这将用于扩张产生N3x晶片。这意味着亚利桑那州将都5和3 nm, 20000 wafer-starts-per-month (wpm) 5 nm和3海里每分钟30000个字。
本周早些时候,节奏宣布:
全球Unichip公司(GUC)成功地交付了一个先进的高性能计算设计和CPU使用节奏数码解决方案设计。HPC的设计是使用节奏Innovus实现系统创建的台积电的先进N3过程和特色350万实例数达到3.16 ghz的时钟速度。CPU设计使用AI-enabled创建的节奏Cerebrus智能芯片Explorer和数字流的台积电它们过程技术,提供电力和降低8% 9%区域的改进,大大提高了工程的工作效率。
因为这是一个关于N3的帖子,让我们拿出另一个新闻稿两个句子:
Innovus实现系统的高精度GigaPlace引擎提供GUC支持台积电FinFlex细胞行位置和考虑销N3访问整个流程设计规则检查(DRC)关闭。最先进的GigaOpt引擎优化提高了交付使最优的配置从台积电N3图书馆而平衡不同的细胞行利用率。Innovus实现系统还包括一个大规模并行体系结构,并采用了完善NanoRoute引擎,使GUC解决信号完整性设计流程,同时提高早期支应相关性。
关键,我认为,Innovus完全支持的灵活性FinFLEX方法。
留下一个回复