全面测试使用QEMU异构soc。
异构SoC架构如Zynq最近已成为非常受欢迎的组合可编程序逻辑(FPGA)和处理系统(ARM)集成到一个芯片上。使用这种混合动力系统开发设计原因的复杂性设计验证阶段。帮助解决这种复杂性,Aldec介绍他支持co-verification QEMU。Proto-AXI主机FPGA桥的解决方案。
QEMU是一个开源的机器仿真器和仿真器的模拟范围广泛的CPU架构。一起HW /西南联合仿真平台,它简化了具有挑战性的混合设计的验证过程。
问题是如何全面测试这样的混合技术设备。混合设备需要混合验证环境,有不止一个选项可用。
QEMU Aldec工具
有几个地方在整个范围的Aldec QEMU符合完美的产品和工具。最一般的分解可以基于项目需求:
基于上面的部门,我们提供两个解决方案:QEMU Zynq / Zynq MPSoC和QEMU他模拟和原型设计。
QEMU的联合仿真Xilinx Zynq 7000 / Zynq MPSoC设备
co-simulate设计,是基于Xilinx Zynq 7000 / MPSoC设备Aldec提供了HW / SW联合仿真解决方案使用Riviera-Pro(推进RTL模拟器)和Xilinx QEMU。这个解决方案的提供TySOM EDK包,它简化了混合验证Xilinx Zynq设备。这种集成使工程师一个环境来验证整个SoC同时(处理系统和可编程序逻辑)。单独的测试CPU和FPGA不再是唯一的测试方法。这个解决方案利用Xilinx QEMU和连接Riviera-PRO,给了一个全面的测试Linux环境,司机,或者独立的处理器和FPGA设计模拟器应用程序。
图1:Xilinx Zynq / Zynq MPSoC QEMU和Riviera-PRO联合仿真
QEMU co-verification环境仿真和原型
QEMU与Aldec集成仿真和原型产品不同于解决Xilinx Zynq 7000 / Zynq MPSoC。年花在借助硬件验证市场表明,最重要的事情之一就是可伸缩性不同的验证方式。实现我们官方的开源QEMU适应相互作用:
co-verification环境的体系结构如图2所示。
图2:Aldec QEMU仿真和原型co-verification环境
环境包括:
结论
需要一个全面的SoC验证被注意到越来越多的由于这类设备的需求大幅增长。同时拥有HW / SW的SoC设计需要一个混合的环境中来验证,确保新变化不会影响整个设计的功能。Aldec开辟了这条道路准备QEMU和Aldec相结合的混合环境验证,仿真和原型设计工具来解决SoC验证过程的复杂性。此解决方案满足不同的验证需求(Xilinx Zynq / Zynq MPSoC, ASIC仿真和原型),并提供各种特性。首先,它对应于SoC设计的体系结构,给出了一个机会来测试软件和硬件。模拟不同的cpu架构,简化并加速之间的交叉开发的硬件和软件/嵌入式工程团队。最后但绝对不是最不重要的——这是与Aldec SoC集成/ ASIC / FPGA验证产品,如他高速成型板,HES-DVM,Riviera-PRO模拟器,HES.Proto-AXI体系结构。
|
|
|
|
|
|
|
|
|
留下一个回复