为什么数字电路设计师是定义断言方法属性的最佳人选，以防在模拟过程中出现不正确的设计行为。
对于熟悉Verilog HDL的人来说，PSL(属性规范语言)是最容易介绍设计属性、断言和覆盖点的语言之一。数字电路的设计者对电路的操作有最好的理解，这使得她或他是定义属性的最佳人选，这些属性将在模拟过程中出现不正确的设计行为时触发断言消息，或者通过显示在验证期间涵盖了所有所需的行为来向测试台创建者提供有价值的反馈。因此，使用嵌入式PSL属性和断言对工程师非常有益，并使他们的设计更好。
如需阅读更多，请点击在这里．
|
|
|
|
|
|
|
|
留下回复