电子系统级设计:我们做到了吗?

我一边参加，一边写这篇文章奥斯汀NI周我承认我被惊艳到了国家仪器公司的开放测试平台。NI周的主题是“更快地开发未来”。周二的主题演讲包括来自马自达、霍尼韦尔和恩智浦的嘉宾，这些都是不同范围的系统级设计的很好的例子，从汽车到分布式系统，再到支持它们的芯片。就我个人而言，我是来介绍测试领导力论坛关于我最近在我的"需要一个村庄的博客，以及20年来在EDA中进行电子系统级(ESL)设计的想法在我的脑海中闪过。我们到了吗?让我们来看看。

EDA中的电子系统级设计已被引入1997年的加里·史密斯。现在已经过去20年了。Gary将ESL分为四个主要领域:体系结构、硬件设计、验证和软件设计。我认为它们仍然大致适用。

ESL的体系结构部分有意独立于硬件和软件，并凌驾于那些实现细节之上。我经常和Gary开玩笑说，在我和我的研发主管之间，我们认识全球所有117名建筑师。是的，言过其实，但本质上是正确的。架构领域过去是，现在是，将来也将是，使用各种工具的用户相对较少，其中Excel可能是使用最多的。当然也出现了一些有价值的子领域。加里数的Mathworks而且CoFluent在这个空间里，后者是被英特尔收购。国家仪器，的Mathworks,有限元分析软件是经典系统建模领域的主要参与者。更进一步的抽象，周期精确的SystemC或基于rtl的硬件架构分析被很好地采用;Cadence Interconnect工作台，导师用自己的成果峰会收购而且Synopsys平台架构师在这里玩。

经典的架构分析困境仍然是一个问题:必须尽早做出有效的决策;为了做出有效的体系结构决策，架构师希望模型的准确性只有在确定实现之后才可用。因此，在架构空间中存在一个明显的分歧，一方面使用非常抽象的模型进行预实现(使用像数学工作M或者像in这样的图形定义国家仪器公司LabView另一方面是RTL或SystemC中的周期精确表示。事实上，许多互连的体系结构决策都是在rt级完成的——要么使用从RTL自动派生的模型(臂周期模型)或使用普通的RTL模拟。幸运的是，RTL和SystemC模型的创建也通过Arm、Sonics和Arteris实现了各自的互连;否则，模型的创建将花费非常长的时间。

在硬件设计的ESL领域，主要领域是预rtl仿真和“经典”高级综合。预rtl模拟现在在SystemC上已经基本标准化了。有人可能会说，这只是RTL模拟的一个产物——所有主要供应商都将SystemC与Verilog、SystemVerilog和VHDL结合在原生集成的模拟器中。这在某种程度上模糊了界限，因为RTL开发人员只是从下往上将SystemC或C与他们的RTL模型集成。经典的高级合成在块级被广泛采用。赛灵思已经把它整合到他们的Vivado工具套件由于他们的收购AutoESL正在推广OpenCL作为编程模型独立于硬件和软件作为设计入口。弹射器退出了Mentor，现在又回到了Mentor，现在是西门子的一部分。节奏了Get2Chip2002年开始，一直培育到2014年的强项被加入;这个组合现在是Cadence层云。Synopsys是先驱者90年代的行为编译器然后获得了Synfora在2010年。Synopsys和Cadence都有组织地将高级综合转移到同一个团队，该团队负责逻辑综合，使高级综合成为逻辑综合的自然附加组件，将抽象级别提高到SystemC。韵律层云甚至允许从实现级一直到Stratus管理eco。

在Gary Smith当时的定义中，esl的验证空间包括基于事务的加速和模拟。如今，这是一个众所周知的领域，Cadence、Synopsys和Siemens/Mentor是主要参与者。这个领域的产品只是将经典的验证空间连接到系统级别，有人可能会用“蛮力”来争论。你想启动一个操作系统，如Android或Linux，你需要硬件实现细节，因此不能使用抽象?在这里，使用我的模拟器或基于fpga的原型，分别在MHz或10的MHz范围内运行，相比之下，基于主机的RTL模拟中的Hz或低KHz范围需要数周才能启动操作系统。这一领域有些模糊，因为模拟的主要用途是硬件验证，而原型的主要用途是软件开发——但是随着模拟扩展到软件，界限变得模糊了，特别是使用virtual-platform-emulation混合动力车，一旦RTL变得更加稳定，原型就会扩展到回归的硬件验证。

最后，ESL的软件设计领域包括算法设计与优化、多核和模型开发工具，以软件虚拟原型为主。90年代的三个虚拟平台V——virtio、VirtuTech和vas——最终在Synopsys (2006)、英特尔(2010)和Synopsys (2010),分别。另外两家公司AXYS Design Automation和CoWare被Arm收购。2004后来发展为2002年的碳，现在从2015年开始回到Arm)及Synopsys (2010),分别。VaST、Virtio和CoWare共同形成了今天的Virtualizer。Cadence凭借其产品获得了年度产品奖自主研发的VSP并在SystemC中使用虚拟平台作为验证工具仿真和混合仿真的扩展。治之而且ASTC相似/方法估算出来的作品今天剩下的是独立玩家。这里的重要主线类似于ESL硬件设计领域。SystemC和它的SystemC 2.0 TLM扩展(2008年作为标准发布)已经成为虚拟平台执行汇编的主干。

剩下的主要是关于IP块、处理器、外设和互连的模型，用于快速组装和调试模型和运行在虚拟原型上的软件的生产力工具，对于这些模型和软件，标准调试器如GDB、Arm DS-5和Lauterbach Trace 32。许多用户简单地放弃专用的平台工具，而简单地使用SystemC作为他们的模拟环境的一部分来创建虚拟平台。SystemC作为主干的额外好处是与Verilog、SystemVerilog和VHDL的实现世界建立了自然的本机连接。

那么，这一切给我们带来了什么?

是时候结束ESL在EDA的篇章并宣布胜利了。大多数ESL在加里·史密斯的定义中都是在我们没有注意到的时候发生的。硬件设计的仿真和软件设计的虚拟平台都使用SystemC，牢牢地扎根于我们熟悉的Verilog和VHDL验证工具，连接了开发人员的“硬件和软件物种”。高级综合与硬件逻辑综合流紧密相连。现在有一类特定的体系结构决策是在rt级别的抽象上做出的。对于预rtl架构分析，Cadence正在与像National Instruments这样的供应商合作，这是我们系统设计支持计划的一部分。从这里开始的下一个前沿是系统集成，并将系统级流垂直连接到EDA的经典实现流。