在大芯片,工具支持的沟通是成功的一个关键因素。
经常提出问题:使用工具和过程的变化从块水平子系统和芯片级,当您添加软件系统芯片(SoC) ?当然,答案是,事情改变了很多。
设计单个块和设计之间的主要差异是块大芯片往往是由个人设计工程师或非常小的群体,而一个大型团队需要芯片设计一个整体。所以,工具需要经常改变那些处理沟通和协调的大量的信息需要编译和维护的设计。
这就像比较大的设计芯片设计一个房子。你需要蓝图。你需要思考架构。有人监督整个项目必须沟通需要做实际工作的人,对他们来说是有意义的,他们的知识和技能可以反馈到总体的结构。
建筑墙或挖基础的人可能是也可能不是,感兴趣的整体建筑将是什么样子,或者如何工作,但谁是架构需要感兴趣的东西出现,每一个工匠都是做他们的工作。如果他们发现基础不能挖或墙上不能把他们需要去的地方,需要理解和体系结构的元素重新考虑或可能会有很多问题。
芯片设计也是如此。很多设计师都只专注于他们目前的工作任务。这可能是模拟、数字或射频。它可能是前端设计或验证。它可以测试插入或后端布局。不管它是什么,通常他们会有一组需求满足,一些接口定义,他们将有一个非常专业的工具集来帮助他们完成他们的工作。在设计与选择技术将能做些什么,他们并不总是能满足所有这些需求。事实上,如果他们总是做符合要求,为什么应该提出问题的目标不是被推多一点。
大多数读者熟悉的语言和工具工程师使用这些任务。Verilog /硬件描述语言(VHDL)或SystemVerilog前端数字设计。或香料模拟模拟/射频模块。或EDA供应商正式的验证和静态时序分析工具。
这些工具可能很复杂,需要使用特定的专业知识。他们经常裹着层层的工具和脚本特定于一个特定的公司。当然,他们大大提高生产力在适当时间的起始新工程师进入他们的秘密。
但是使用的工具和流程一起把所有这些不同的任务吗?我们如何确保当每个人都完成了他们的工作,我们得到我们原计划建造的芯片吗?
通常在一个较小的芯片,将不会有很多想法或时间给这个。通常会有一个或多个文档大纲是什么。会有编号的需求,理论上可以通过设计跟踪。经常会有电子表格列表的别针或寄存器。,通常是一个人(或一个很小的团队)谁有完整的设计在他们的头。架构师。
架构师通常是第一个工程师参与在一个给定的设计。他们将帮助充实高级需要做什么。他们将与不同的个体交互创建芯片做的工作。一路上,所有他们需要牢记,这个芯片的照片和它的不同部分如何聚在一起。因为一路上会有疙瘩在路上。假设了在低功率、低延迟或低风险将被证明是错误的。这是架构师的工作,看到这是发生了什么事,重定向的努力得到需要的结果,同时保持芯片的愿景。
所以,我们有一个非常不同的工具来支持这个。需求跟踪系统(如门挡。票务系统(比如Jira。大量的Word文档。但最重要的工具,一个架构师使用通信工具。在大芯片,只有通过不断的沟通与所有的工程师,你可以确保每个人都对和谐的行动正在建设完成,并确保任何缺陷或不一致性处理。
沟通可以通过代码评审(尽管你最好已经知道任何大“陷阱”之前就到达阶段的代码审查),通过与工程师定期会议,或文化的报告问题票时发现并定期审查和处理。
在Adesto我们创造了我们自己的工具集来处理复杂的SoC设计为我们的客户。我们的内部开发的参与平台允许我们与客户处理门票和安全地共享文档。我们的内部开发的火神赫菲斯托斯工具让我们把客户的需求,将它们映射到系统需求和沟通设计意图和块级别之间来回单个芯片工程师。和经过30多年设计芯片的强大的企业文化工程卓越意味着从第一天开始,我们所有的工程师都灌输在需要定期审查和沟通,确保我们只生产最好的首次对硅。
但最重要的是我们有一批经验丰富、技巧娴熟的芯片架构师熟悉芯片设计的各个方面,因此会说个人工程师在他们自己的语言的同时仍然能够齐心协力设计和解释的方式让客户了解和控制他们会得到什么。
所以,回答这个问题的工具和流程如何改变当你开始看建筑,他们开始痴迷于块的工程就在你面前。然后他们转移到关注一整套沟通和组织技能和工具,这样您就可以创建极其复杂的镶嵌组合技能和现代SoC的学科。
|
|
|
|
|
|
|
|
|
|
我看到那么多被提及的需求跟踪(大概)Git-like代码存储库。
这是我第一次接触到那么多,有漫步的旷野其他需求的工具,如果你能评论其采用的芯片设计的世界。Github页面显示“积极发展”通常会导致大多数设计团队羞。