成功的关键在multi-die设计方法。
今天,数据以前所未有的速度增长。我们现在看pb的数据进入字节。这意味着需要更多的计算能力和更多的带宽来处理所有的数据。在网络、高速并行转换器phy表示速度极快的关键来回传输数据的数据中心。
反过来,需求增长更快的处理器和能够利用的好处等规模较小的节点7纳米(纳米)。但我们都知道,芯片制造和设计成本增加与每个节点。举个例子,如果你在一个7 nm节点,掩模成本可能高达约1000万美元,使的影响甚至单个re-spin芯片设计的总体成本的关键因素。
DARPA的创意的想法chiplets自80年代以来一直存在。然而,现在正吸引越来越多的关注随着行业被迫看选择超出传统的整体解决方案。行业正在调查的一个方法是chiplets在衬底的想法减少复杂的半导体解决方案的成本。
马克LaPedus半导体工程适宜描述chiplets说:“基本的想法是,你有一个菜单的模块化芯片,或者chiplets,在图书馆。然后,你在一个包并连接组装chiplets用die-to-die互连方案。理论上,chiplet方法是一个快速和便宜的方式组装各种类型的第三方芯片,比如I / o、内存和处理器核心,在一个包。”
更具体地说,如图1所示,一个chiplet分区ASIC为更小的组件,每一个有自己的专用功能,比如内存、I / o,或模拟功能的最终结果是一个更简单的与其他块周围ASIC。然后连接到ASIC模块使用die-to-die接口。第二个例子是一个SoC分割成模块化的死和串并收发器IP移动到一个单独的死亡。这是执行与die-to-die soc和串并收发器之间的接口chiplets。
这两个用例主要优势。一个,它优化了SoC收益率通过大型SoC分解成更好的收益,小死由于几何函数。二,它允许公司做的模块化设计和创建变体的一个已知的好产品。
Die-to-die互连IP是拥有成功的关键解决方案multi-die方法还有一些关键设计注意事项需要考虑当思考这样一个IP的优化设计。一个关键的要求是低功率,额外的力量被认为是开销。额外的需求考虑包括高吞吐量,使高带宽数据optmization事务和地区,尤其是在海滨。最后,对于某些应用程序需要非常低的延迟。
有几个选择超短接触die-to-die IP实现,但并行转换器互联是一个受欢迎的方法,特别是对于应用程序像multi-terabit(12真沸点+)以太网交换机,光子学集成,和其他类似的这些。达到tb的范围,您需要有八车道每车道大约100吉比特加并行转换器微微焦耳/效率。
为了提供这种级别的吞吐量光学网络互连论坛或OIF,目前正在一个标准,每车道将提供超过100 gbps。工作被称为“通用电气接口- 112 g-xsr。“根据OIF网站”,这个项目将开发实现协议(IA)规范die-to-die (D2D)和die-to-OE (D2OE)电I / O接口,可以用来支持Nx112G I / O与显著降低权力,复杂性,和提高吞吐量密度。”
|
|
|
|
|
|
|
|
|
|
留下一个回复