关于创造性，精确的高端布局和牢固建立的tapout截止日期之间的紧张关系。
集成电路的整个设计，从规范开始，都依赖于微芯片测量的成功验证。
这个过程中的一个关键里程碑是布局的完成。然而，到达这一点的路径可能相当困难，因为通常需要多次迭代。它包括:
这个设计流程很长，在“最后一分钟”改变布局的情况并不少见。这通常会导致失败和错误。那么，是否有快速响应和快速实现所需更改的方法呢?这里有一些想法。
每个参与模拟设计的公司可能都有多个脚本，支持所有可能的设计步骤。这些工具通常是针对所讨论的问题进行特别定制的，并帮助您完成标准任务。例如，可以更快地调整典型电路的大小，可以自动执行标准的工具序列，或者可以快速完成布局中的重复任务。特别是在布局设计阶段，这些步骤往往是非常具体的问题，并不是每个设计师都喜欢编写源代码。毕竟，布局过程是基于图形入口的，而工作则是围绕着设计专业知识、美学和工艺的混合。
根据投资意愿，可以使用许多不同的设计工具附加组件来支持诸如放置和路由等任务。这是非常有用的，但是路由的自动设计尤其需要非常精细的适应约束，以便利用这些基于优化方法的工具的全部潜力。这本身就是一门要求很高的学科，在实践中是一个重大障碍。本质上，这意味着任何了解优化的人都知道哪些约束是重要的。相反，设计师对相关约束有“直觉”，知道如何在布局中实现这些约束。
理想情况下，设计专家和电子设计自动化(EDA)专家应该在一个团队中协作，以提高设计过程的效率。这将特定的设计需求与EDA的可能性联系起来，允许为设计、脚本和设计流程高效地识别最有效的定制参数，以及最重要的是适当地组合它们的方法。例如，设计师将立即了解如何划分布局，以实现高效的手工设计和高质量的布局。然后EDA专家可以在此原则基础上构建，并为使用自动化快速传递迭代和改编提供正确的问题特定脚本。
令人兴奋的是，EDA通常可以帮助解决最初看起来难以自动化的问题。因此，在时间至关重要的情况下，EDA专家和设计专家之间的沟通是高效布局和设计的关键。联系您的EDA部门，您可能会感到惊讶。
关于EDA在模拟IC布局中的可能性的更多信息可以找到在这里．
|
|
|
|
|
|
|
|
|
|
留下回复