为什么需要妳GPIOs——什么是优化技术用于减少渗漏和固有的权衡考虑。
低功率的需求设计了萎缩的几何图形。同时,创新在电池供电的手持设备增加了设计的复杂性增加越来越多的功能。重点是power-optimized设计在保持低成本和降低风险。设计师面对这些复杂和矛盾的挑战:开发产品最低的功耗,保持高绩效,集成新的连接标准,搬到最小的工艺技术,同时保持降低成本。
优化电源有利于延长电池寿命,最重要的需求之一消费者和移动应用程序。通用IOs (GPIOs)是一个基本块芯片系统(SoC)。GPIOs是标准的芯片接口之间的片上通信的逻辑操作在低电压和片外组件操作在相同或更高的电压。作为功能添加到SoC,销连接到外部接口的数量增加,因此在SoC GPIOs需要数量的增加。与很多GPIOs设计,它是至关重要的,以确保他们使用尽可能少的泄漏功率最小化对整体的影响SoC水平,同时保持高频率的泄漏100年代MHz的适当的IO操作。
泄漏通常被认为是一个设备工件无法避免,然而,经验丰富的IP设计师采用不同的设计技术来降低泄漏的IOs。一个例子是使用foundry-provided超低泄漏(妳)金属氧化物半导体(MOS)设备。不幸的是,由于这些金属氧化物半导体设备有更高的阈值电压,减少设备性能和电路性能,它们是有限的使用。因此,设计电路,以缓解任何泄漏路径设计是至关重要的。
本白皮书解释妳GPIOs的需要,优化技术用于减少泄漏,固有的权衡考虑。最后,它描述了Synopsys对此妳GPIOs帮助设计师减少泄漏,同时实现SoC权力和业绩目标为移动和电池驱动装置用于人工智能和传感应用。
点击在这里阅读更多。
|
|
|
|
|
|
|
|
|
|
留下一个回复