电源完整性是成功的一个至关重要的部分设计签字,但也比过去复杂得多。
在我们的移动计算时代,芯片系统(SoC)设计变得更加复杂,复杂的设计规则的挑战先进流程节点、低功耗电路设计技术,并增加电路尺寸。电源完整性是成功的一个关键部分的设计结果。论述了一种新的工具,速度力量完整性分析和签收10 x与其他技术相比,同时仍然提供SPICE-like准确性。设计实现的工具集成了一个完整的套件和签收工具,一起克服挑战签收交付行业最快的设计关闭流。
查看本白皮书,点击在这里。
评论*
的名字*(注意:这个名字会显示公开)
电子邮件*(这将不公开显示)
Δ
学术界、业界伙伴关系斜坡来诱使大学生硬件工程。
球继续减少,但是需要新的工具和技术。
埋藏特征和凹角几何图形驱动应用程序特定的计量解决方案。
问题包括设计、制造、包装、和可观察性都需要解决这种方法成为主流之前对于许多应用程序。
蚀刻工具变得更特定于应用程序的,每个新节点要求更高的选择性。
现有的工具可以用于RISC-V,但他们可能不是最有效或高效。还有什么需要?
行业取得了理解老龄化如何影响可靠性,但更多的变量很难修复。
技术和业务挑战依然存在,但势头正在建设。
Gate-all-around将取代finFET,但它会产生一系列的挑战和未知。
一个处理器的验证是更复杂的比同等规模的ASIC,和RISC-V处理器把这一层复杂性。
高速度和低热量使这个技术至关重要,但它是极其复杂和人才是很难找到和火车。
该行业似乎认为这是一个真正的目标开放的指令集架构。
留下一个回复