如何提高SoC设计的性能和可靠性。
从Moortec这个新的白皮书需要一个全面的看嵌入式PVT监控子系统的实现在当今前沿技术和如何受益今天的高级节点半导体设计工程师通过提高SoC设计的性能和可靠性。随着CMOS技术的进步,和晶体管通道的扩展长度纳米(纳米)尺寸,单位面积上的数字电路的硅的密度增加了设备制造的过程的可变性。
数字逻辑(或门)密度的增加,相当于功率密度的增加,是一个主要贡献者的加热半导体器件制造CMOS技术先进的节点上。芯片温度监控是用于性能优化,动态调整电压和频率是一个例子(dvf),根据热条件下,系统时钟可以变化和电压供应优化逻辑运算的速度或电力消耗的设备。
过程诱导电路延迟的变化已经开始显著影响芯片性能和功耗。每个设备的统计分析显示过程的可变性,或传播,相比历史CMOS技术是先进技术更广泛的(更糟糕的)节点。为了解决这个问题,制造商必须设计Systems-on-Chip (SoC)为不必要的过度补偿生产过程所产生的变化。逻辑门密度增加,增加了跟踪和通过阻抗和过程的可变性导致明显的电压(IR)滴在高级节点设备。一起日益嘈杂的环境中,需要监控核心供应芯片已成为可取的,以确保操作条件是可以接受的复杂系统在今天的设备。
点击阅读更多在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复