标签:静态验证

更好,更快,更高效的验证与人工智能的力量
通过Synopsys对此- 07年9月,2022 -评论:0

验证通常是最具挑战性的芯片开发过程的一部分。验证工程师必须平衡的结果(QOR)随着时间的推移,结果质量成本(竞技场队伍)和结果(心脏)。AI和ML技术可以在提高QOR扮演了一个重要的组成部分,加快竞技场队伍,并减少心脏。本白皮书轮廓的一些主要挑战验证,描述了人工智能专业…»阅读更多

自动转换Xilinx Vivado ALINT-PRO项目
通过Aldec- 7月28日,2021 -评论:0

Aldec ALINT-PRO设计验证方案执行静态RTL代码分析和设计约束在设计周期的早期,发现关键设计问题。产品帮助FPGA开发人员的挑战设计大型FPGA芯片设计和多处理器系统设备,包括高容量和高性能FPGA硬件。解决方案支持运行规则c…»阅读更多

早期发现重置域交叉错误
通过Mallett乔2021年5月- 13 -评论:0

芯片系统(SoC)设计的许多方面,包括盖茨的数量、记忆,时钟域,重置领域,权力领域,片上总线和外部接口。最近博客专注于重置域交叉(rdc)和有效pre-silicon验证这些隐患的结构要求。如果应用得当,解决方案满足这些需求……»阅读更多

要求详尽的SoC重置域交叉检查
通过Mallett乔4月- 13,2021 -评论:0

通常读时钟域和电力领域的数字芯片系统(SoC)设计正在增加,但出于某种原因没有讨论重置。毫无疑问,重置域的数量也在不断上升;研究表明,单一的重置二十年前已经取代了40 - 50领域的复杂网络在许多芯片,甚至150年的som…»阅读更多

产品毛羽RISC-V设计
通过亚历克斯Gnusin- 7月30日,2020 -评论:0

随着开源RISC-V指令集架构(ISA)的势头继续发展,越来越多的RISC-V设计解决方案和他们的灵活性,问题出现了选择最可靠和健壮的解决方案从一个竞争者的数量。当然,RISC-V IP设计必须符合基本ISA标准和证明合规应该包含一个测试套件。但上海…»阅读更多

左移位节能静态验证
通过Himanshu Bhatt10月- 10,2019 -评论:0

下一代soc与先进的图形、计算、机器学习(毫升)和人工智能(AI)能力提出新的看不见的挑战在低功率验证。这些技术可以引入关键错误设计,特别是当电源管理基础设施与信号跨时钟域或重置。这可以创建额外的clock-domain cro…»阅读更多

通过Static-Formal-Simulation时钟域交叉审核
通过Sudeep Mondal8月- 22,2019 -评论:0

由Sudeep Mondal和Sean O脑海孵蛋的问题是最常见的一种原因re-spins昂贵的设计。这是不断增长的需求的驱动因素为时钟域交叉(CDC)分析工具。今天,大多数的IP和SoC团队专注于“结构性疾病预防控制中心”的分析,这是很重要的但不是充分的。结构中心分析确保d…»阅读更多

节能的目的和结构验证的低功耗设计
通过Progyna Khondkar4月- 12,2018 -评论:0

在本系列的第1部分对权力意识到(PA)的验证,我们研究了PA的基础和验证功能静态检查。在第2部分中,我们将讨论静态验证库的特性和描述静态验证最佳实践。图书馆为静态验证单元和pin-level属性从自由强制要求准确PA-Static verif……»阅读更多

执行官的洞察力:普拉卡什规定
通过埃德·斯珀林——5月27日,2014 -评论:0

SE:你最关心的是什么?Narain:我们是一家小公司,最终我们竞争的基础上,我们提供给客户的质量解决方案。价值主张是什么?多少X相比更好的将我们的解决方案是在部署到现有的解决方案市场?投影在你的头脑,你投资,直到他们�…»阅读更多

Billion-Gate签收
通过格雷厄姆·贝尔1月30日,2014 -评论:0

在去年的设计和验证会议在圣何塞,真正的意图有教程会话”Pre-Simulation RTL签字确认。行业的“这是一个开始的谈话,我们已经看到增长到2013年DAC奥斯汀和每天的呼声越来越高。验证公司正在讨论穿越billion-gate阈值,能做些什么……»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu