作者最新文章


复位域交叉错误的早期检测


片上系统(SoC)设计的许多方面都在增长,包括门、存储器、时钟域、复位域、电源域、片上总线和外部接口的数量。最近的一篇博客文章关注的是重置域交叉(rdc)以及对这些易发生故障的结构进行有效的预硅验证的需求。如果应用得当,满足这些需求的解决方案…»了解更多

详尽的SoC复位域交叉检查要求


在片上系统(SoC)设计中,时钟域和电源域的数量正在增加,这是很常见的,但由于某种原因,关于复位的讨论很少。毫无疑问,重置域的数量也在增加;研究表明,20年前的单一重置已经被一个复杂的网络所取代,在许多芯片中有40-50个域,甚至在某些芯片中有150个域。»了解更多

安全关键FPGA设计的自动化和故障仿真


功能安全是现场可编程门阵列(fpga)和其他半导体设计的主要挑战。安全需求超越了传统的验证,后者关注的是设计缺陷。安全关键应用中的芯片必须能够处理各种故障,如温度和功率极端,设备老化,辐射,电离和组件故障。美联社……»了解更多

多循环路径和假路径的验证


所有芯片设计者都知道,当他们有多个异步时钟域时,他们必须特别注意避免亚稳态问题。相比之下,所有时钟都同步的设计可能看起来很简单。逻辑合成确保寄存器之间的最短路径没有竞争,并且最长路径符合目标周期时间。然而,单时钟设计是…»了解更多

Baidu