边缘HW-SW合作设计平台集成RISC-V和HW加速器


新技术论文题为“EigenEdge:实时软件执行边缘RISC-V和硬件加速器”是哥伦比亚大学的研究人员发表的。“我们引入一个硬件/软件合作设计的方法,结合了软件应用程序设计的特征,一个功能强大的开源c++库,将线性代数抽象工作负载,和实时执行heterog…»阅读更多

SW-HW框架:图形渲染RISC-V gpu(佐治亚理工学院,加州理工)


一个新的技术论文题为“开源图形渲染天空盒:可编程RISC-V gpu”由佐治亚理工学院的研究人员发表,美国加州州立理工大学过重。摘要摘录:“在这项工作中,我们目前的天空盒,一个完整的开源GPU的体系结构与集成软件,编译器,硬件和仿真环境,使端到端G……»阅读更多

硬件加速器完全同态加密


技术论文题为“CraterLake:硬件加速器高效的加密数据计算”由麻省理工学院的研究人员发表,IBM TJ沃森,SRI国际,密歇根大学。“我们现在CraterLake,第一个FHE加速器,使无限大小(即FHE项目。无界乘法深度)。这样的计算需要非常大的cipherte……»阅读更多

RISC-V分离向量处理单元为HPC (VPU)


技术论文题为“维特鲁威+:Area-Efficient RISC-V分离向量协处理器的高性能计算应用”研究人员发表的巴塞罗那超级计算中心,西班牙。“RISC-V的成熟度级别和领域特定的指令集扩展的可用性,如向量处理,使RISC-V适合支持集成…»阅读更多

神经结构和硬件加速器合作设计框架(普林斯顿大学/斯坦福大学)


一个新的技术论文题为“CODEBench:神经结构和硬件加速器合作设计框架”是由普林斯顿大学和斯坦福大学的研究人员出版。“最近,自动化合作设计的机器学习(ML)模型和加速器架构已经吸引了重大工业和学术界的关注。然而,大多数合作设计框架要么…»阅读更多

HW加速器MI与低延迟计算架构,节能(麻省理工学院)


新技术论文题为“高效的地图比例尺计算连续实时互信息对芯片”是麻省理工学院的研究人员发表的。发现这里的技术论文。”在这篇文章中,我们介绍一个新的硬件加速器MI计算架构,低延迟,节能MI计算核心和一个优化内存子系统提供sufficie……»阅读更多

在硬件加速器设计使用Sparseloop流(麻省理工学院)


技术论文题为“Sparseloop:一个分析稀疏的张量加速器建模方法”是由麻省理工学院的研究人员和英伟达出版。这篇论文获得“杰出工件奖”在微观2022会议。发现这里的技术论文。2022年出版。项目网站和github这里。文摘:“近年来,许多加速器提出了三维……»阅读更多

卷积神经网络:合作设计的硬件体系结构和压缩算法


进程大学的研究人员(韩国)发表“调查效率卷积神经网络和硬件加速”。Abstract: "Over the past decade, deep-learning-based representations have demonstrated remarkable performance in academia and industry. The learning capability of convolutional neural networks (CNNs) originates from a combination of various feature extraction...»阅读更多

Gemmini:开源,完整款加速器发生器(DAC最好的纸)


这个技术论文题为“Gemmini:启用系统的深度学习架构评估通过完整的集成”是由加州大学伯克利分校的研究人员共同出版,作者从麻省理工学院。这项研究部分由美国国防部高级研究计划局资助和DAC 2021年最佳论文。介绍Gemmini”,一个开源的完整款加速器款工作负载发生器,使end-to-e……»阅读更多

低功率HW加速器FP16矩阵乘法在RISC-V紧密集成核


这种新技术论文题为“RedMulE:紧凑FP16适应深度学习矩阵乘法加速器RISC-V-Based超低功耗soc”被博洛尼亚大学的研究人员发表,苏黎世联邦理工学院。根据他们的简介:“绊倒石头的关键是对并行浮点操作的需要,被认为是负担不起子- 100 mW extre……»阅读更多

←旧的文章
Baidu