中文 英语
首页
技术论文

在硬件加速器设计流程中使用Sparseloop

受欢迎程度

MIT和NVIDIA的研究人员发表了一篇题为“Sparseloop: An Analytical Approach To Sparse Tensor Accelerator Modeling”的技术论文。该论文在MICRO 2022会议上获得“杰出神器奖”。

找到这里是技术文件.2022年出版。项目网址为在这里而且github在这里

摘要:“近年来,许多加速器被提出来有效地处理稀疏张量代数应用(例如,稀疏神经网络)。然而,这些建议是一个大而多样的设计空间中的单个点。这些稀疏张量加速器缺乏系统的描述和建模支持,阻碍了硬件设计人员进行高效有效的设计空间探索。本文首先提出了一个统一的分类方法来系统地描述不同的稀疏张量加速器设计空间。基于所提出的分类法,然后介绍了Sparseloop,这是第一个快速、准确、灵活的分析建模框架,用于实现稀疏张量加速器的早期评估和探索。Sparseloop包含大量的体系结构规范,包括各种数据流和稀疏加速特性(例如,消除从零开始的计算)。使用这些规范,Sparseloop评估设计的处理速度和能源效率,同时考虑数据移动和由所使用的数据流引起的计算,包括使用随机密度模型的稀疏加速特征所带来的节省和开销。在具有代表性的加速器设计和工作负载中,Sparseloop实现了比周期级模拟快2000倍以上的建模速度,保持了相对的性能趋势,并实现了0.1%到8%的平均误差。本文还介绍了Sparseloop在不同加速器设计流程中的示例用例,以揭示重要的设计见解。”

引用本文:Y. N. Wu, P. Tsai, A. Parashar, V. Sze, J. Emer,“Sparseloop:稀疏张量加速器建模的分析方法,”ACM/IEEE微建筑国际研讨会(, 2022年10月。

相关阅读
如何优化处理器
处理器设计至少有三个体系结构层,每一个都起着重要的作用。
芯片设计随着基本定律的失效而转变
EDA社区如何准备应对即将到来的挑战尚不清楚。
IC架构的转变,oem缩小了他们的关注点
随着芯片公司定制设计,可能出现的陷阱越来越多。更紧密的合作和收购可能会有所帮助。
芯片推理中的复杂权衡一种尺寸不能适用于所有类型,每种处理器类型都有其自身的优点和缺点。



留下回复


(注:此名称将公开显示)

Baidu