卷积神经网络:合作设计的硬件体系结构和压缩算法


进程大学的研究人员(韩国)发表“调查效率卷积神经网络和硬件加速”。Abstract: "Over the past decade, deep-learning-based representations have demonstrated remarkable performance in academia and industry. The learning capability of convolutional neural networks (CNNs) originates from a combination of various feature extraction...»阅读更多

CFU游乐场:CPU之间的加速效果与设计空间探索和加速器


技术论文题为“CFU游乐场:完整的开源框架的小机器学习(tinyML)加速度在fpga上,“从谷歌,普渡大学和哈佛大学。抽象的“我们现在CFU操场,一个完整的开源框架,使快速迭代的设计机器学习(ML)加速器为嵌入式毫升系统。我们的工具链紧密中国…»阅读更多

制造业:3月23日


加速度测量国家标准与技术研究院(NIST)开发了一种新的更好的方法来测量加速度。NIST开发了一个光机位加速度计的技术,有更多的分辨率比传统加速器和带宽。光机位加速器使用一个已知频率的激光测量加速度。与技术、…»阅读更多

智能网卡


Sinha资源战略规划在Achronix营销和业务,与半导体工程在网络接口卡的改变,如何获取更多的这些设备的性能,和需要多少硬件和软件。»阅读更多

推测在边缘


的CEO杰夫•泰特Flex Logix,谈到权力和性能优势的挑战,为什么这个市场非常重要,从业务和技术的角度来看,和哪些因素需要平衡。»阅读更多

异构计算验证


首席执行官Raik Brinkmann OneSpin解决方案,看着新架构涉及人工智能和机器学习,什么改变在这些multi-accelerator, multi-memories设计,问题可能出现在设计和验证。https://youtu。/ 0 trtfq8_hkg看到其他科技视频交谈。»阅读更多

目标和裁剪eFPGAs


总裁兼首席执行官罗伯特·布莱克Achronix,坐下来与半导体工程讨论什么变化在嵌入式FPGA的世界,为什么新级别的定制是如此重要,难度水平实现嵌入式可编程性。以下是摘录的讨论。SE:有很多方法可以去创建一个芯片,但是许多防…»阅读更多

基本的嵌入式FPGA加速度


使芯片运行速度不再是保证通过收缩特性或移动到不同的生产过程。现在需要一个根本性的改变在芯片本身的体系结构。单处理器的日子,甚至是单一的多核处理器,已经一去不复返了。已经把重点转移到不同的处理器为不同类型的数据和许多不同的协议和…»阅读更多

削减资本支出,而不是能力


“云”是一个行业热词有一段时间了,虽然最初的重点是数据存储和共享,催生了Dropbox的喜欢——“云计算”是目前最新的趋势。例如,亚马逊的云平台,亚马逊网络服务(AWS),让用户访问服务器和各种应用程序。存储是可用的,但现在也……»阅读更多

使用fpga来加快数据中心


科技产业在十字路口-摩尔ʹ年代的有效废除法律和PC的停滞和衰落,平板电脑,消费电子产品和智能手机市场——数据中心已经成为科技行业的甜蜜点,展示健康的收入增长和吸引新的硬件和软件系统解决方案。与即将到来的奇迹的飘渺的承诺……»阅读更多

←旧的文章
Baidu