芯片变得更安全,但不够迅速


专家在餐桌上:半导体工程坐下来谈论异构集成的影响,更高级的RISC-V设计,和越来越多的人意识到安全威胁,与迈克·Borza Synopsys对此科学家;产品经理约翰•Hallman信任在西门子EDA和安全;皮特•荷迪集团产品管理主管节奏;公司副总裁保罗Karazuba……»阅读更多

硬件加速RTL模拟器


技术论文题为“怪兽:硬件加速RTL与静态Bulk-Synchronous并行仿真”由欧洲研究人员发表谢里夫大学、东京大学和印度理工学院。抽象的“摩尔定律的灭亡和Dennard比例重新感兴趣专业计算机体系结构和加速器。验证和测试这…»阅读更多

仿真系统的基于FPGA的赛道上的记忆


技术论文题为“erm:高效赛马场记忆基于FPGA的仿真系统”是由卡拉布里亚大学的研究人员和TU德累斯顿。“这篇论文提出了一种新的仿真系统基于异构FPGA-CPU RTMs Systems-on-Chips (soc)。由于其高灵活性,该模拟器可以很容易地配置为评估不同的内存架构……»阅读更多

选择正确的RISC-V核心


与越来越多的公司基于RISC-V ISA设备感兴趣,和越来越多的核心,加速器,和基础设施组件可用,商业或开源的形式,最终用户面临的挑战越来越难保证他们做出最好的选择。每个用户可能会有一组需求和关切,几乎等于th……»阅读更多

执政更严重


越来越多的电子系统越来越受到热的问题,和解决这些问题的唯一方法是通过提高能源消费主要设计问题,而不是最后的优化技术。任何系统的优化包括复杂的静态和动态平衡技术。我们的目标是获得最大的功能和性能的小…»阅读更多

验证记分卡:行业做的如何?


半导体工程坐下来讨论如何验证工具和方法已经跟上需求,与拉里·Lapides负责销售的副总裁治之软件;迈克·汤普森OpenHW工程验证任务组主管;保罗•Graykowski Arteris IP技术营销经理;产品营销副总裁Shantanu Ganguly, Caden……»阅读更多

权力的方法评估和优化在ASIC / SoC流


在本白皮书中,我们将回顾今天的很多步骤的常见的ASIC / SoC功率流方法和工具。然后我们将提出方法可以进一步优化你的力量方法更快地达到你的PPW目标。请注意,尽管我们承认,能源消耗在数字CMOS逻辑动态功率和渗漏,保持本白皮书消化……»阅读更多

挑战成长为建模汽车性能,力量


复杂性上升的汽车正在创造巨大的挑战:如何添加更多的安全和舒适特性和电子产品为汽车没有减少整体范围内他们可以旅行或定价很高,只有富人能买得起。尽管目前的重点是硬件和软件建模来理解之间的交互系统,这仍然是一个巨大的挑战。它要求…»阅读更多

快速和灵活的fpga NoC混合仿真


来自亚琛工业大学和奥拓-冯-格里克马格德堡大学的研究人员发表了一个新的技术论文题为“EmuNoC:混合仿真的快速和灵活的Network-on-Chip fpga原型。”Abstract: "Networks-on-Chips (NoCs) recently became widely used, from multi-core CPUs to edge-AI accelerators. Emulation on FPGAs promises to accelerate their RTL modeling co...»阅读更多

定制、异构集成和蛮力验证


半导体工程坐下来讨论为什么新方法需要异构设计,与巴里Biswas硅Synopsys对此实现集团高级副总裁;总经理和副总统约翰•李的Ansys半导体业务单元;公司研发副总裁迈克尔·杰克逊,抑扬顿挫;微软的产品负责人Prashant Varshney Azu……»阅读更多

←旧的文章
Baidu