新技术论文题为“自我管理的DRAM芯片的理由:提高性能、效率、可靠性和安全性通过自主DRAM中维护操作”是瑞士苏黎世联邦理工学院的研究人员发表的。
文摘:
“当前DRAM芯片的刚性界面处完全负责DRAM内存控制器控制。即使DRAM维护操作,用于确保正确的操作(例如,刷新)和DRAM的战斗可靠/安全问题(如RowHammer),是由内存控制器。因此,实施新的维护操作或修改现有的通常要求难以实现DRAM界面的变化,内存控制器,和潜在的其他系统组件(例如,系统软件),导致进展缓慢DRAM-based系统。
在本文中,我们的目标是1)缓解启用新的DRAM和2)使更有效的维护操作的DRAM中维护操作。我们的想法是释放内存控制器从DRAM管理维护。为此,我们提出自我管理DRAM (SMD),一个新的低成本的DRAM架构,实现实现新的DRAM中维护机制(或修改旧的),没有进一步的变化DRAM接口,内存控制器,或其他系统组件。我们使用SMD实现新产品企业中维护机制三个使用案例:1)定期刷新,2)RowHammer保护,和3)内存擦洗。我们的评估显示,SMD-based维护操作显著改善系统性能和能源效率,同时提供更高的可靠性比传统DDR4 DRAM。结合SMD-based维护机制,执行刷新,RowHammer保护,和记忆擦洗加速达到7.6%,能耗减少5.2% DRAM平均20个内存密集型四核工作。”
找到这里的技术论文。2022年7月出版。
作者:哈桑Hassan Ataberk Olgun, a Giray Yaglikci, Haocong罗会偏向Mutlu。
引用:v1 arXiv: 2207.13358
相关阅读
DRAM达到危机点热的问题
增加晶体管密度和利用创建内存性能问题。
HBM3:对芯片设计产生重大影响
新层次的系统性能带来新的权衡。
将单片3 d DRAM发生吗?
设计正在开发新的、更快的内存,但他们的未来是不确定的。
留下一个回复