用更少的不确定性,为更精确的静态时序分析反思时机的概念模型。
当我是一个刚刚从大学毕业的工程师,我供职于一家大型国防承包商在南加州。员工工作场所充满了一生的公司工作;他们中的一些人多达40年。了解有多少人我说的是,有一个退休派对至少每周3到4个人就在我们部门。你可以想象,我听过很多的故事,有很多建议,经常被许多“智慧的短语”从这些即将退休工程社区的支柱。当思考这个博客的话题,这让我想起一个短语…“足够好为政府工作。”
政府工作“足够好”的内涵是一个解决方案是不完美或严格的标准,但仅仅是足以完成工作因为政府标准…嗯,我想你懂的。所以我想当我觉得这句话怎么样?主题是静态时序分析。
当你思考如何静态时序分析已经发展多年来,你意识到这是一个政府工作“足够好”运动,经历了几个层次的细分驱动减少芯片的特征尺寸设计。早期STA没有占互连延迟,因为细胞延迟的主导因素。一旦门延迟了足够小模型通过互连延迟,一旦成为重要的路由有足够小,交叉耦合互连延迟需要建模。然后芯片上变异成了一个问题,需要建模。不断在所有这些方法中包含的延迟细胞pre-characterized和时机模型。
时机模型包含一个表查找各种外部负载和输入许多条件,细胞可能会看到在实际电路中,这就是我们又回到“足够好为政府工作。“为了解决之间的差异实际上细胞的特点是,它认为一个真正的电路需要一些保证金安全可靠。所以时间模型不是一个完美的解决方案,但工作与一些悲观情绪。这并不是说,有其他形式的保证金和悲观。寄生提取错误,延迟计算错误,过程,温度,和电压变化的错误只是少数,但是让我们关注时机模型。
当我们到达5 nm和超低电压操作,利润率越来越依靠封面不确定性延迟计算。这些设计在multi-gigahertz频率运行,所以它不是那么多,利润增加,但时钟时间减少,这意味着更少的珍贵的皮秒信号从一个触发器。那些轻微的关键信号通过或失败,我们需要重新思考时间的概念模型。事实上,我认为我们应该放弃关键路径的时间模型,直接进入一个晶体管电平STA方法。
在晶体管级STA方法,标准电池在晶体管级可以重新分析和具有确切的语境条件(输入杀和负载),从而消除延迟的不确定性在查找表中内插或外推点。此外,操作在晶体管级将香料级分析,进一步减少了计算沿路径延迟的不确定性。想象一个STA系统,自动适用于晶体管电平STA细胞关键路径减少悲观和放弃违反。
在Synopsys对此,我们有晶体管级的基础STA Nanotime产品。这是一个解决方案的时候了先进工艺节点7海里以外,我只是其中一个例子许多潜在的用途。
我们需要新的方法和方法达到设计性能目标,同时硅生产工作。政府工作曾经“足够好”不会削减了在半导体世界,但是,值得庆幸的是,我们有一个潜在的解决方案在晶体管级STA。
现在,如果我们可以做些什么道路…
|
|
|
|
|
|
|
|
|
|
留下一个回复