标签:STA

Tempus定时退出解决方案
通过节奏- 2022年11月23日-评论:0

Cadence Tempus定时签名解决方案是当今业界最快的静态定时分析(STA)工具，具有独特的分布式处理和云功能，使数百个cpu能够快速完成即使是最大的设计。凭借完整的代工认证和一套全面的先进功能，Tempus解决方案为数百个…»阅读更多

云上的下一代分布式静态时序分析
通过特Sequeira- 2022年5月26日-意见:0

不断增长的芯片尺寸和复杂性给开发流程中的每一步和每一个电子设计自动化(EDA)工具都带来了压力。在架构阶段必须做出更多的决定，强调虚拟原型和高级模型。模拟变慢并消耗更多内存。正式的验证很难达到充分的证明。逻辑合成和布局有一个更困难的时间…»阅读更多

用于生产设计流程的时序库LVF验证
通过WeiLii谭- 2020年2月27日-评论

在过去的几年中，变异建模已经从表示芯片变异(OCV)的单一降值因子发展到自由变异格式(LVF)，这是当今领先的标准格式，它将变异信息封装在时序库(.libs)中。LVF数据被认为是22nm及以下高级工艺节点的必要条件。在最小的工艺节点，如7nm和…»阅读更多

哪个故障是哪个故障?
通过帕特·谢里丹- 2019年7月25日-意见:0

故障(Glitch)是现代俗语中的一个常用术语，用于识别各种意外问题，从太空竞赛、网站宕机到最新的手机应用程序崩溃。在电子设计中，故障有更具体的含义，指的是组合电路中不必要的信号转换。消除这种额外的开关活动可以节省电力消耗，特别是…»阅读更多

下一代自由验证与调试
通过WeiLii谭- 2018年9月27日-评论

准确的库表征是现代芯片设计和验证的关键步骤。对于拥有数十亿个晶体管的全芯片设计，由于运行时间和内存的限制，通过模拟进行计时签到是不可实现的。相反，需要使用静态时序分析(STA)的可伸缩方法。该方法使用Liberty文件来封装库特征，例如…»阅读更多

“能胜任政府工作吗?”不再......
通过鲁本莫利纳- 2018年7月26日-评论:0

当我还是一名刚从大学毕业的工程师时，我在南加州一家大型国防承包商工作。公司里到处都是为公司工作一辈子的员工;有些人已经呆了40年之久。要知道我说的是多少人，在我们部门，每周至少有3到4人参加退休派对。你可以想象……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu