专家们表:Billion-Gate设计挑战

埃德·斯珀林
低功耗工程坐下来讨论billion-gate设计挑战与查尔斯•Janac Arteris首席执行官;销售和市场营销的高级副总裁杰克·布朗在超音速;高级营销主任卡纳镇(Kalar) Rajendiran eSilicon;产品营销主管马克•Throndson MIPS;和马克·贝克在岩浆商业拓展部的高级主管。以下是摘录的讨论。

简述:有什么大问题我们需要面对billion-gate设计?
Rajendiran: Billion-gate设计不再是幻想。我们可以在28 nm芯片20 x 20毫米。但就从另一个角度看,当我们第一次派人送上月球,他们有三个电脑。权力和记忆这三个在一起还不到我们今天在电话。所以你要问的问题是你的真的把好使用吗?,从业务的角度来看,它会工作的时候,谁能帮助业务价值链?
贝克:我们接近billion-gate GPU或微处理器领域的设计。在SoC区域,我们接近1亿门。在下一代,我们将看到与四核soc。除此之外,还需要有一些非常重要的变化在什么样的应用程序中我们可以运用这些,我们将如何处理方面的力量。这些很可能在移动市场,我们将不得不处理系统级验证等问题,电池寿命和力量。从EDA的角度来看我们在跟踪能力和周转时间,但权力需要一些关注。
Throndson:流程迁移规模没有继续前进。我们达到了性能墙年前。电力没有了,当我们到达一些规模较小的几何图形。区域的一块缩放更好,使这些大量的大门。这里的钥匙系统集成和多核处理能力。
布朗:当你看设计成本billion-gate设计你需要看市场会使他们。移动市场有足够的容量来处理这些类型的设计的成本。它也有很多并行和并发性,因为有很多功能,有很多不同的使用场景。传统的EDA是比例,这样就可以利用这种传统在芯片设计分区边界的方式与系统架构。这可能是,80%的人会看到商机。剩下的20%是你设计和划分这两个芯片。他们的更大的挑战是在工具和架构方面和半导体和系统能力的公司来管理的复杂性。当你扩展到4个或8个核心,有大量的并行性和片上内存。我们看到的问题是你如何得到正确的,今天的解决方案是很多子系统的设计。LTE收音机是一个很好的例子。 We’re going to replace GSM radios with LTE radios. They’re going to be 15mm of area and have a half-dozen DSP cores, but it’s going to be a standalone system that allows you to do verification, have a known good block, and which is characterized with the others. But you can’t do this as a billion gates at the top level.
Janac:我在我的房子里并不是一个个人计算机。我的电话是一个个人电脑,它将拥有一切我需要的数据,家庭照片,密码和支付系统。它更像是一个超级计算机,它是司机billion-gate设计。你需要存储和计算能力,使这一个真正的电脑。有四个标准。首先是处理能力。我们要去很多核心,所以你需要缓存一致性利用这些核心从编程的角度来看。另一个关键是集成。你如何将这些城市的硅联系在一起,这是SoC变得非常关键的通信系统在哪里?你还需要分区。 As you build more and more functions, those functions have different dynamics. The modem has to go through SoC evaluation, so it’s on an 18-to-24 month cycle, whereas the efficient digital SoC people are going to be on an annual cycle. You have to decide whether you’re going to put it on one die or multiple dies, whether you can stack the functions, and whether you can mix processes in the same dies. The partitioning and the support for the partitioning are going to have to be there. The last part involves the cost of the hardware and software. The hardware cost has been increasing slowly but the software has been increasing rapidly. So how can you use the hardware and the parameters in the hardware to lower the cost of embedded software, if not the operating system?

简述:将在设计粒度的增加,在各种核心尺寸方面,更广泛的I / O和多核处理器,影响我们如何构建这些设备?
Janac:我们将有巨大的权力,但我们不能够保持这一切。当你做图片,其余的GPU将这对音频需要关闭。它将是相同的。你需要能够管理这个功能的开启和关闭。和三维硅,一些大功率芯片的部分如射频和一些调制解调器可能需要在不同的模具,通过广泛的I / O和tsv连接(在矽通过)。这些东西需要很聪明和能干的权力架构。当你有更多的晶体管还处理相同的功率预算。

简述:不会是甚至更严格的预算?在3 d栈,死亡其实是薄?
布朗:终端更好的包。即使死去更薄有很多更好的系数与成键。但它仍然是一个问题。
Throndson:但是电源不扩展的要求。
布朗:今天我们看到的设计打100电力领域。这些都是在40 nm。现在我们有客户开始14 nm设计。你要搬到抽象。有1000个电压域。有人会有产品生成哈尔(硬件抽象层)的软件。我们生成RTL。生成RTL和C代码并没有不同。这就是你会看到很多供应链的增长。
Rajendiran:如果你看看130海里,我们曾经有一种类型的晶体管。现在我们有多种类型的晶体管和口味不同的过程,添加一个水平的复杂性。你现在有一大堆不同的库,具体取决于您使用的是哪种类型的晶体管。这是一个机会,一个挑战。你打算如何选择您的实现?然后你把十亿年晶体管,你谈论到一个SoC。它会花费很多钱,你甚至不知道你采取正确的路径优化,性能和市场。和大部分是由消费者驱动的市场,每个人都将使用一个不同的设备。你把芯片影响电池性能,甚至泄漏。有巨大的机遇,但也更复杂。 It comes down to who can you partner with for the software, for planning the product, and for implementing the chip in hardware. And it really needs to be tied together so you hit the product introduction times.