如何处理在高密度megapillar挑战扇出wafer-level包装(FOWLP)。
作为集成电路设计师带来更复杂的芯片功能分解成更小的空间,异构集成,包括3 d堆叠设备变得越来越有用和具有成本效益的方式混合和连接各种功能的技术。其中一个异构集成平台获得增加验收是高密度扇出wafer-level包装(FOWLP)。主要优势这包装解决方案包括substrate-less包,降低热阻,提高电气性能。是more-than-Moore处理的一个例子,除了纯粹的摩尔定律扩展技术有助于提供更大的集成和良好的经济学。
图1所示。插入器结构在2.5 d包装。(林研究)
作者:史蒂文迈耶博士布莱恩Buckalew和Kari Thorkelsson博士|类别:技术
点击在这里阅读更多。
|
|
|
|
|
|
|
|
|
|
留下一个回复