一些最基本的标准利率推高信号的变化。
介绍的PCI Express 3.0(3.0作为PCIe)在2010年起,每一代的标准提供了其前任信号速度的两倍。作为PCIe 3.0看见一个重大变化的协议从8 b / 10 b高效128 b / 130 b编码。的作为PCIe 6.0规范现在正式发布,双打信号速率每秒64 gigatransfers (GT / s)和这样做的一些标准迄今为止最根本性的变化。
作为PCIe扩散广泛服务器和个人电脑以外,其规模经济使其吸引力为以数据为中心的应用程序在物联网中,汽车,医疗,和其他地方。话虽这么说,最初的设计使用作为PCIe 6.0将目标应用程序要求最高的带宽可能和那些可以找到数据中心的核心:AI /毫升,HPC,网络,和云图形,等等。
为了实现64 GT / s,作为PCIe 6.0引入了新的功能和创新首先是采用PAM4信号。PAM4信号(脉冲幅度调制与四层)结合了两位每个时钟周期四振幅水平(00,01、10、11)作为PCIe 5.0,与前几代,与一位NRZ调制使用每个时钟周期和两个振幅水平(0,1)。
然而总有权衡,过渡到PAM4信号编码引入了更高的比特误码率(BER)对NRZ。这促使采用前向纠错(FEC)机制来降低出错率就越高。作为PCIe 6.0采用一个足够轻的选举委员会对延迟的影响最小。它的工作原理与强大的CRC(循环冗余校验)连接重试概率降到最低。这个新的选举委员会的功能目标的额外延迟下2 ns。
作为PCIe 6.0还引入了轻快的模式,包被组织在流量控制单元的固定大小,而不是变量大小在过去作为PCIe代。引入的初始原因移居模式是纠错需要使用固定大小的数据包;然而,轻快的模式也简化了控制器的数据管理水平和导致更高的带宽效率、更低的延迟和更小的控制器的足迹。
固定大小的数据包,数据包在物理层的框架是不再需要产生一个4字节的储蓄每包。轻快的编码也带走128 b / 130 b编码和DLLP(数据链路层数据包)开销从先前作为PCIe规范。这导致更高张力腿平台(事务层包)效率,特别是对于规模较小的数据包。
最后一个创新强调这个博客是引入一个新的低功耗状态或L0p模式。L0p使交通减少数量的车道上运行节约电能。L0p至少保持一个活跃的车道在任何时候确保不间断交通流。总是在尽可能高的宽度和列车的联系可以调节(再次)所需的流量。这么做的一个结果是一个电能节约和复杂性之间的权衡是作为PCIe 6.0仅支持x1, x2, x4的混合体,x16的链接。支持x3, x5、x12等和巨大的(而且几乎从不实现)x32宽度已经放弃了。
总结一下,作为PCIe到处都是在现代计算机体系结构,作为PCIe 6.0,我们预计将获得快速性能关键型应用程序中采用AI /毫升,高性能计算、云计算和网络。设计为即将到来的代作为PCIe以及前几代,Rambus提供了一个广泛的,家庭控制器,并完成接口子系统以轻松集成到soc和asic。
额外的资源:
|
|
|
|
|
|
|
|
|
|
留下一个回复