如何使用Synopsys对此验证连续平台来验证一个真实的设计。
这是一个长期的陈词滥调,但是这是真的,“没有银弹功能验证。“没有一个单一的工具或者方法可以发现并击落所有的错误在一个大的,复杂的半导体的设计。模拟很好理解,但可以减缓对于今天的大型出类拔萃。模拟硬件是快,但足够昂贵,通常是跨一个验证团队共享。正式的技术可能详尽的,但经常在能力有限。芯片系统(SoC)设计的多层软件添加到传统的硬件验证的挑战。行业使用十多个语言和格式验证:SystemVerilog,硬件描述语言(VHDL), C / c++ / SystemC属性规范语言(PSL),打开验证库(OVL),统一格式(UPF), Tcl, PERL、JAVA和更多。通用验证方法(UVM)涵盖了模拟testbenches很好但不解决所有的工具和技术。
点击在这里继续阅读。
|
|
|
|
|
|
|
|
|
|
留下一个回复