使用多通道连接优化LPDDR4电力性能

LPDDR4,最新的两倍数据速率同步DRAM的移动应用程序,包括许多特性,使SoC设计团队,以减少功耗离散DRAM的移动设备。桌面pc和服务器等设备通常利用DDR设备安装在双嵌入式内存模块(DIMM)托管在64位宽的公交车。这个董事会层面的解决方案允许field-upgradeable DRAM产能扩张,但需要长时间和更多加载互联,消耗更多的能量比短的痕迹。系统使用由、LPDDR3和LPDDR4往往有更少的内存设备在每个总线和较短的互联,从而消耗更少的能量比DDR2 DDR3和DDR4设备。设计团队可以呼吁LPDDR4 DRAM中节电选项。这些特性包括减少电压和I / O电容;减少宽度、多路复用命令和地址总线;消除在dram DLL;为降低电力备用模式提供更快的进入和退出;并使更快,更少的复杂频率变化。

为移动设备LPDDR4使用模型

实际上,手机用户只受益的最高运行频率LPDDR4一小部分他们的设备的使用。这就是当用户捕获或显示高清晰度视频,玩游戏很密集的图形需求,处理图像,或引导或加载新的软件。的一部分时间,记忆下降LPDDR3速度等级。这种级别的性能足以支持文本、电话、上网、摄影,简单的游戏:所有功能,不要把太多的CPU或GPU上的要求。

对于大多数的时间,在移动设备使用和在口袋里或在床边,DRAM是关闭或低速模式。它将一个频道的记忆活动执行“永远在线、实时在线”任务。在这种模式下,设备执行背景活动,如保持细胞接触,接收消息,接收/显示推送通知,同步邮件,并显示。

然而,设备的性能在最高使用时间驱动许多手机用户升级他们的设备,这就是为什么它是如此重要在此用模式提供一个优秀的用户体验。

LPDDR4架构更改

LPDDR4规范定义了一系列对其前任性能和功能改进。但最重要的是,建筑LPDDR4集成了一个根本性的变化:LPDDR4设备排列作为两个独立的渠道在每个死去。DDR2, DDR3 DDR4设备提供一个命令输入地址总线和数据总线每包,每包,最常见的一个死亡。由和LPDDR3可能提供每包1到4死。对于双工位和four-die包LPDDR3和销售由一般两个独立的命令输入地址和数据总线(渠道)。换句话说,多通道已经部分实现由和LPDDR3每包提供两个独立的通道。LPDDR4部队到前沿问题有两个独立通道每死亡和四通道在大多数包。

连接多个通道

LPDDR4架构本身就是双通道(图1),在每个模具有两个命令地址输入和两个数据公共汽车每死亡。四个独立的通道上可用LPDDR4离去包。部署有效LPDDR4,设计师必须了解这种架构变化如何影响系统体系结构。

图1所示。LPDDR4双通道结构

单一DRAM设备与一个通道(例如,一个单模拉包LPDDR3)只能连接一个方法——命令/地址总线的SoC命令/地址总线的DRAM和SoC数据总线的DRAM芯片数据总线(图2)。选择使DRAM时是必需的。

图2。一种标准的方式来连接一个DRAM设备

有两个DRAM设备,或一个DRAM像LPDDR4设备具有两个独立的接口,支持四种可能的配置:平行(同步)系列(multi-rank),多渠道,共享命令/地址。

并行(同步)连接

最熟悉的选择设计师经验丰富的DDR2 / DDR3 / DDR4平行,或因循守旧,配置。并行配置(图3)是合适的两个或两个以上的DRAM模或两个渠道LPDDR4连接到相同的命令/地址总线。他们使用相同的芯片选择,但每个人都有独立的数据通道。在这个平行连接,所有的DRAM设备接收相同的命令和地址,但他们传输数据在不同字节。所有的设备同时访问,所以DRAM的设备总是在同一个州。他们总是有相同的页面的内存开放访问相同的列,虽然在每个DRAM存储的数据是不同的。

图3。并行(同步)连接

系列(multi-rank)连接

第二个选择是连接设备在系列或multi-rank配置(图4)。这相当于把多个dimm PC到相同的频道。命令/地址和数据总线相连的DRAM设备一样,但是访问两个DRAM设备控制独立使用两个不同的芯片选择在任何特定的命令周期。两个设备可能在不同国家与不同的活跃的内存页面。通常,共享数据的SoC控制仲裁总线,以确保今日不同时传输。

图4。系列(multi-rank)连接

多通道连接

多通道连接(图5)为每个通道的DRAM或DRAM设备提供了一个独立的SoC连接,每个设备或频道都有自己的命令/地址总线、数据总线和芯片的选择。这种灵活的配置使每个DRAM的设备(或一组设备)操作完全独立于其他。他们可能在不同的国家,接受不同的命令和地址,和一个可能是阅读,另一是写作。后发展出的多通道连接还允许在不同的功率运行状态。例如,一段记忆可能在备用self-refresh模式下,而另一个是完全活跃。

图5。多通道连接

共享命令/地址(CA)连接

最后的配置选项,它被广泛用于non-low-power DDR安装,是多通道共享命令/地址(CA)或共享交流(图6)。在这个配置中,DRAM的设备接收相同的命令和地址,但像串行实现,DRAM芯片选择确定哪些设备是监听任何特定的时钟周期,所以每个设备可能处于不同的状态。两个渠道之间的DRAM命令仲裁SoC,但每个产品都可以独立地传输数据。

图6。共享命令/地址(CA)连接

建议连接通道

这些配置选项都有自己的优点和缺点(图7)。例如,并行实现只有八个银行可用,最低可以获取的数据量是一次64字节/ 32位宽的总线。并行实现也并不适合package-on-package(流行)的实现。

图7:建议连接通道

串联也不太适合流行的实现。它确实节省一些DQ别针,但由于DRAM设备共享一个数据总线提供带宽的一半其他解决方案,使得这种方法缺乏吸引力。

shared-CA解决方案节省了一些针但LPDDR4命令/地址的特征周期意味着获取大小需要增加到64字节为实际LPDDR4应用程序,和shared-CA结构可能很难路线在流行包。

推荐的解决方案对大多数设计多通道实现,这最可用的银行(16),最灵活的操作(2通道独立操作),最高的带宽(32 dq)和最小的获取大小(32字节)的解决方案。虽然比其他解决方案,多渠道解决方案需要更多的钙针有额外的CA针的好处是,它使得流行包路由更容易。这一切加在不同能量状态有不同的后发展出的能力使多通道方法赢家在许多应用程序中。

更多的信息处理与多通道离去和4-die包连接,下载新的白皮书:优化与多渠道LPDDR4性能和权力架构。