DRAM的未来是什么?


记忆——特别是DRAM——引发了大众的关注,因为它发现自己在关键路径更大的系统的性能。这不是第一次DRAM涉及性能一直是关注的焦点。问题是,不是所有的进展以同样的速度,创造了连续从处理器性能到晶体管设计瓶颈,甚至t…»阅读更多

周评:设计/物联网


标准Si2推出一个新项目来开发一个新的权力建模标准,专注于功耗估计更容易和更准确地在整个设计过程中,特别是在早期阶段。经批准的规范将导致IEEE P2416标准工作组行业分布。IP Synopsys对此延长汽车安全……»阅读更多

ReRAM收益蒸汽


电阻RAM似乎获得牵引力。曾被认为是一个普遍的候选人替代DRAM内存,flash和SRAM-ReRAM雕刻出一个利基在DRAM和内存存储类。现在的问题是如何大,利基最终变得和其他竞争技术是否冲进那个空间。[getkc id = " 94 " kc_name = " ReRAM "](或者称为RRAM),是一个typ……»阅读更多

更多的选择,更少的确定性


比例的增加成本特性是分裂芯片市场,注入不确定性全球供应链,几十年来一直不断地调整。那些有足够的资源和显然需要密度可能会遵循摩尔定律,至少直到7海里。之后,将取决于多种因素,从可用lithography-EUV multi-bea……»阅读更多

2.5 d涌入SoC的设计


十年前大芯片制造商预测,下一个前沿为SoC架构将z轴,提高吞吐量和性能,加入了第三个维度在记忆减少交通堵塞,减少所需的能量来驱动信号。显而易见这是为移动设备应用处理器市场,第一个公司跳上堆放bandwag死去……»阅读更多

周评:设计/物联网


合法的美国地区法院失效三个仿真相关专利,专利侵权诉讼的一部分的Synopsys对此反对导师图形。第四个专利将由美国专利审判和上诉委员会审查。Synopsys对此表示,它正在评估上诉和批评的决定。“Synopsys对此强烈不同意法院的判决,“说Synopsys对此spokesp……»阅读更多

五个破坏性的测试技术


多年来,测试一直是集成电路制造的关键部分。芯片制造商,OSATs和测试房屋购买最新的测试人员和适当时机(DFT)软件工具在市场并有充分的理由。过多的不需要的字段返回在今天的市场是不可接受的。下一波的复杂的芯片可能需要更多的测试覆盖率和测试时间。可以转化为更高的……»阅读更多

时间重新审视2.5 d和3 d


芯片制造商达到不同的和具有挑战性的拐点。在逻辑,许多IC制造商面临着艰巨的转型从平面晶体管在20 nm finFETs 14 nm。在另一个方面,行业即将内存带宽。也许是时候寻找新的替代方案。事实上,芯片制造商正在努力看,或重新审视一alternative-stacked 2.5 d / 3 d气……»阅读更多

泡泡糖和透明胶带


总是非常有趣的跟实际的设计工程师,跋涉在战壕里像3 d设计的挑战。最近,我和罗伯特·帕蒂首席技术官、副总裁设计工程和主管Tezzaron半导体。该公司一直把3 d设计在一起很长一段时间我将听到,你……»阅读更多

Baidu