从已知的好死已知系统UCIe IP


Multi-die系统是由一些专门的功能(或chiplets)死去聚集在同一个包中创建完整的系统。Multi-die系统最近成为解决克服摩尔定律的减速通过提供一个路径缩放功能封装芯片的方式可制造的具有良好的收益。此外,multi-die sy……»阅读更多

确保在当今高速信号和电源完整性设计


尖端芯片desiLeading-edge芯片设计并不容易,但它变得越来越困难。快速的进步推高数据率通信系统。随着人工智能(AI)的出现应用程序和数据处理的需求增加,高质量的数据传输是越来越重要。更快的数据传输速率和更复杂的协议是加剧……»阅读更多

有什么不同的插入器信号完整性?


凯利Damalou和皮特Gasperini实现收益,表现,区域,和成本3 d-ic架构正推动电子产品设计新的限制。硅集成技术和相关设备经历了一个令人印象深刻的发展在过去的几十年。他们的发展鼓励科技进步在高性能计算等应用,人工…»阅读更多

减少与自动化的日程可支应验证并行转换器高速串行链路


最高速串行链路没有得到验证路由完成后,因为这个过程是费时和技术密集型,如果专家供不应求。因此,大多数串行通道布局根据规则,通过手动检查验证,发布到制造没有深入分析。未经证实的渠道会导致冗长(繁忙)原型d…»阅读更多

DDR5:更快的内存速度如何影响未来


更快的数据处理需要更快的内存。双倍数据速率同步动态随机存取存储器(DDR SDRAM)使世界计算机处理数据在内存中。DDR无处不在——不仅仅是用于服务器、工作站、台式机,但也嵌入在消费电子产品、汽车、和其他系统的设计。DDR存储器用于运行应用程序和d…»阅读更多

集成电路可靠性的负担转移走了


芯片的可靠性受到更严格的审查,IC-driven系统承担越来越重要和复杂的角色。不管是流浪α粒子,翻转一个内存,或者一些久软件缺陷或潜在的硬件缺陷突然造成问题,现在的芯片行业,以防止这些问题在第一时间,并解决他们当他们做起来……»阅读更多

会议112年基于并行转换器的系统设计的挑战


需要高带宽网络设备以及连接在云中超大型数据中心是推动开关技术从25 tb / s 51结核病(tb) / s,很快100 tb / s。行业选择以太网驱动开关市场,使用并行转换器112克或体育技术今天和将来224 g并行转换器。本文描述了设计师如何overcom……»阅读更多

使用在设计分析流动解决信号完整性问题


在今天的微型集成电路包装设计周期,它几乎是必要的,我们尽可能早地抓住和正确的路由问题,使得仿真设计周期的一部分。布局工程师需要一个快速、准确的方法找出布局错误通过观察阻抗值的变化和高耦合,由于附近的信号。不幸的是,布局工程师……»阅读更多

为边缘设备完整性问题


电池边缘的设备需要节省每微微焦耳的能量,这通常意味着运行在电压很低。这可以创建信号和电源完整性问题通常看到的最新技术节点。但是因为这些往往之举,低成本的设备,开发人员常常不能在这些设备上执行相同级别的分析。噪音可以进来…»阅读更多

EDA使用新包选项


活动的风潮multi-die集成和先进的包装是推动EDA公司开发集成策略,加速时间签字,增加信心,设计将正常工作,同时还留下足够的空间高度定制的解决方案。挑战从如何架构设计,如何探索最好的选择和配置,何…»阅读更多

←旧的文章
Baidu