插入器信号完整性有什么不同?

Kelly Damalou和Pete Gasperini著
为了实现功率、性能、面积和成本方面的收益，3D-IC架构正在将电子设计推向新的极限。在过去的几十年里，硅集成技术和相关器件经历了令人印象深刻的发展。它们的发展鼓励了高性能计算、人工智能(AI)处理器、中央处理器(CPU)和图形处理器(GPU)芯片等应用程序的技术进步。

堆叠的3D-IC布局和并排的2.5D-IC布局帮助设计人员超越摩尔定律的限制，使其在单个芯片(或芯片)水平上实现性能提升成为可能。通过为2.5D或3D-IC组装中的每个芯片使用最合适的工艺技术，异构集成(HI)可以显著提高性能和成本。虽然HI的好处已经很好地理解了，但物理定律仍然会带来新的挑战，可能会使整个系统性能处于危险之中。

多晶片2.5D-IC组件的一个重要新特性是中间体，它携带芯片之间的信号和电源互连。interposer最典型的实现方式是基于成熟工艺节点(如65nm)的互连特征尺寸的大型硅芯片。高速数字总线在芯片之间传输信息，包括高性能图形加速器、网络控制器、IO块、ML、soc和高速存储器。HI意味着向无线通信和传感器等自定义芯片添加模拟信号。2.5D-IC的好处是有代价的，包括需要面对新的和加剧的物理效应，而单片芯片设计人员通常不需要担心这些物理效应。这些新问题中最关键的问题之一是硅中间体上互连的高精度信号完整性签收。

了解2.5D插入器的信号完整性(SI)
信号完整性并不是一个新问题。它是分析任何芯片或印刷电路板(PCB)的标准部分。那么，是什么让插入体的SI不同呢?答案是硅密度和速度的空前结合，其规模接近pcb。传统的PCB工具没有能力分析成千上万甚至数百万个连接的插入体，而传统的SI IC工具没有考虑到大规模结构的新物理效应，如穿过硅孔(tsv)或运行数厘米的高速信号——比片上互连长几个数量级。

图1:Ansys RedHawk-SC对插片上一对芯片的配电网络(PDN)的电热分析。

这种组合极大地增加了2.5D和3D-IC架构需要同时考虑的多物理场效应的数量，包括铃响、串扰、地跳、信号失真、信号损失和电源噪声。技术挑战的新颖性体现在新通信协议的开发上，比如UCIe，专门针对调停者

作为信号噪声源的电源噪声
以非常高的数据速率运行的高速接口，如以太网112G/224G和作为PCIe - 6，在硅供电网络(PDN)上对电源噪声敏感。附近组件的开关活动会在PDN上产生强烈的电流突发，从而导致动态压降(DVD)和振铃。电网中的寄生电容和电感，加上去耦电容，使pdn表现为复杂的RLC网络。PDN上的强振铃将传递到通过硅插入器驱动的信号上的噪声。这可能会降低系统性能(定时错误)或导致功能故障。SI问题通常与电源完整性问题紧密相关。(图2)。

图2:开关活动可以在PDN上传播瞬态响应。

电源噪声引起的SI的一个特殊类别是时钟抖动。这将影响分配到所有组件的关键时钟信号，以保持它们彼此同步和同步操作。时钟应该以固定频率切换，但电源上的局部动态电压降会略微延迟或加速时钟信号的传播。结果是一个“抖动”的时钟，每个时钟的滴答声随机地早一点或晚一点到达。

这意味着必须仔细分析高频电源传输噪声，这样“有噪声”的数字块就不会在配电网络中引起峰值，并导致相邻高速信道的串扰。总的来说，对于敏感的模拟功能和高速、低阈值/低功耗CMOS器件，电源噪声是有问题的。

电磁耦合与干扰(EMC/EMI)
在晶片之间穿过中间体的互连是高速的，非常紧密，并且按照IC标准是非常长的。这意味着设计人员——甚至数字设计人员——需要考虑导线、PDN和芯片之间的电磁耦合。他们必须预料到噪声和寄生效应会影响敏感信号。具有电磁精度的信号完整性签收对于实现最新高速通信协议(如3)的性能目标至关重要^{理查德·道金斯}一代高带宽存储器(HBM3)。电磁分析工具无法完全详细地提取整个2.5D组件的模型。选取敏感信号与配电网进行共提取，得到的em耦合RLCk寄生模型可与RC寄生模型合并。在这些条件下维护和分析信号完整性是一项更加细致的工作，因为密集的路由和转换为高频内容的高数据速率。

时域电路仿真
除了为如此复杂的场景提供精确的电磁模型这一直接挑战外，传统的信号完整性解决方案无法提供spice级电路模拟器可以使用的模型。高速应用本身就需要时域分析，但电路模拟器在收敛传统s参数模型的时域仿真方面存在困难。随着s参数模型中端口数量的增加，电路模拟器面临着更加困难的解决方案。利用另一种格式，如Rational Function Models (RFM)，为时域模拟或具有许多端口的模型提供了相同水平的准确性和更好的效率。

SI的分层建模
然而，2.5D多芯片设计的完整SI图对于有效的系统级分析来说太大了。系统级规模最好通过分层建模和降阶模型(rom)来实现，这些模型在适当的细节级别上捕获SI行为，以便使用更小、更快的模型进行完整的系统分析。

Interposer Multiphysics的组织挑战
虽然公司内部可能拥有2.5D-IC设计所需的所有专业知识，但它仍将改变传统的团队动态。今天，顶级的信号完整性分析通常分配给封装或板级设计工程师，他们具有EM经验，但对硅技术和用于硅中间体的芯片级时序提取方法经验有限。而对于芯片设计师来说，情况正好相反。传统上，不同的团队只在开发周期的后期进行合作。HI的成功需要将分散的专业知识更紧密地重新组合成一个单一的设计团队。

Ansys多物理平台的Interposer SI
随着越来越多的电子公司转向多芯片设计，对多物理工作流程的需求也在不断增长，该工作流程可以在整个设计周期(从单个芯片到插入体和整个系统)中提供更广泛的物理及其相互作用的见解。

Ansys RedHawk-SC Electrothermal提供了一个全面的平台，利用Ansys无与伦比的物理引擎(电、热、电磁、机械、光学等)和深厚的硅专业知识，解决与2.5D/3D-IC分析相关的多物理挑战。红鹰- sc电热在统一的环境中支持电源完整性、信号完整性、热完整性和机械完整性分析，与所有领先的定制IC设计平台无缝对接。其SI功率噪声分析基于行业领先的RedHawk-SC签名技术，底层的SeaScape云优化大数据平台使其具备全芯片PDN分析能力。

由于其全面的Ansys芯片信号模型(CSM)降阶模型，包括jedec兼容的时序、电源噪声、抖动和转换建模，RedHawk-SC电热能够进行全系统级SI分析。CSM用于早期原型设计阶段，包括模上芯片信号以及板级PCB信号的系统建模。使用RedHawk-SC Electrothermal的用户友好的插入器向导为2.5D/3D-IC硅插入器生成CSM降阶模型，该向导捕获频率相关的电气特性，并考虑SI的电源/接地影响。CSM是具有快速假设分析功能的IO/decap放置优化的理想选择。

Ansys RaptorX经过晶圆厂认证，可用于片上电磁建模，并集成到RedHawk-SC Electrothermal的3D-IC多物理场分析工作流程中，以解决高速应用中电磁精度的信号完整性问题。

图3:用于Ansys RaptorX全耦合电磁建模的硅中间层高速总线。

凭借其无与伦比的容量和速度，RaptorX使IC设计工程师和信号完整性专家能够在整个设计周期中准确地模拟所选结构之间的电磁耦合效应的影响，即使是最复杂的架构，如硅插入体。它能够读取加密的代工技术文件，并使用直观的图形用户界面(GUI)，在IC设计工作流程的背景下自动设置电磁模拟。这使得设计师可以在几分钟内启动提取。

RaptorX捕获超过100个信号和配电网络之间的非预期串扰，具有适度的计算需求，可在多个cpu和多台机器上提供良好的可伸缩性。它为具有数百个端口的设计提取了一个精确的电、磁和衬底耦合模型，其中s参数格式非常适合于频域模拟，而Rational函数模型(RFM)格式更适合于时域模拟。RaptorX电磁解算器已获得台积电而且三星为2.5D和3D-IC架构，使其成为整个IC和硅中间体设计周期值得信赖的合作伙伴。

总而言之，2.5D/3D-IC和插入体提供了巨大的潜力，但也带来了一些重大的分析和设计挑战。现在注册即将到来的技术网络研讨会3D-IC插入体综合多物理场分析平台了解更多关于Ansys集成多物理解决方案的功率完整性、信号完整性和硅插入体的热完整性。

Pete Gasperini是Ansys电子业务部门的产品营销经理。