标签:RTL

自动eFPGA编校方法
通过技术文件链接- 2022年5月20日-意见:0

新的学术论文题为“ALICE: eFPGA编校的自动设计流程”，由米兰理工大学、纽约大学、卡尔加里大学和犹他大学的研究人员撰写。“对于许多半导体设计公司来说，制造集成电路变得难以负担。外包制造到第三方代工厂需要方法来保护智能…»阅读更多

利用智能波形复用，将IP和SoC调试效率提高10倍
通过Synopsys对此- 2022年1月11日-意见:0

设计和验证重用是每个现代芯片开发工作的核心。一个具有数十亿个门的芯片上系统(SoC)项目不可能在合理的时间内完成，除非利用先前项目和商业知识产权(IP)产品的区块。这些重用的块本身是具有挑战性的开发，因为它们与先前的一样大而复杂。»阅读更多

用于恢复设计验证、确认和保证的网表反编译工作流
通过技术文件链接- 2021年11月12日-意见:0

摘要:“在过去的几十年里，以不断缩小的节点尺寸生产集成电路的成本和难度大大增加，导致制造业转移到海外。然而，使用离岸代工厂进行芯片制造，在设计流程中引入了新的漏洞，因为制造过程中几乎没有可观察性。同时……»阅读更多

竞赛的下一步是什么
通过布莱恩•贝利- 2021年10月28日-评论:0

仿真现在是高级芯片设计验证的基石，但仿真将如何发展以满足未来涉及日益密集、复杂和异构架构的需求尚不完全清楚。EDA公司一直在仿真、增加容量、提高性能和添加新功能方面进行大量投资。现在最大的问题是他们还能怎么…»阅读更多

RISC-V的高级合成
通过布莱恩•贝利- 2021年10月28日-评论

高质量的RISC-V实现越来越多，但正是架构的可扩展性推动了大量的设计活动。挑战在于设计和实现自定义处理器，而不必每次都在寄存器传输级(RTL)重新实现它们。需要考虑两种类型的高级合成(HLS)。第一个是ge…»阅读更多

引入mPower
通过西门子EDA- 2021年10月13日-评论:0

电源完整性分析评估电路，以确定它们是否能提供其设计/预期的性能和可靠性。设计人员必须能够验证从RTL/门级到芯片级集成再到封装和电路板系统级的模拟和数字电源完整性。mPower工具集是一个创新的电源完整性验证解决方案，带来…»阅读更多

RTL架构师:具有无与伦比准确性的并行RTL探索
通过Synopsys对此- 2021年8月25日-评论:0

不断增加的芯片复杂性和限制性的高级节点规则使得实现工具更难通过最后一英里优化来实现PPA目标和节点授权。RTL架构师使设计人员能够“左移”并预测RTL的实现影响。RTL设计师、SoC集成商和IP开发人员已经接受了这种快速、可预测的技术，为他们提供了新的机会。»阅读更多

使用RISC-V
通过埃德·斯珀林- 2021年8月17日-评论:0

RISC-V势头强劲，但使用这个开源处理器核心并不像插入一个商业IP那么简单。Codasip的CTO Zdenek Prikryl谈到了如何利用管理程序和开源工具以及RISC-V指令集架构的扩展，设计团队可能会遇到问题，随着架构变得更加成熟，会发生什么变化，以及与RISC-V指令集架构的区别。»阅读更多

具有无与伦比精度的并行RTL探索
通过Synopsys对此- 2021年7月28日-意见:0

不断增加的芯片复杂性和限制性的高级节点规则使得实现工具更难通过最后一英里优化来实现PPA目标和节点授权。RTL架构师使设计人员能够“左移”并预测RTL的实现影响。RTL设计师、SoC集成商和IP开发人员已经接受了这种快速、可预测的技术，为他们提供了新的机会。»阅读更多

低功耗芯片:要注意什么
通过安Mutschler- 2021年7月8日-评论:0

先进节点和先进封装中的低功耗设计正在成为一个多方面的、多学科的挑战，其中一长串问题需要单独解决，也需要在其他问题的背景下解决。随着每一个新的前沿流程节点的出现，以及日益密集的封装，有问题的交互的可能性也在增长。这反过来又会导致低产量，因为…»阅读更多

←老帖子 更新帖子→

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu