标签:嵌入式FPGA

嵌入式FPGA基础知识
通过Flex Logix- 06年3月,2019 -评论:0

你不需要知道fpga可重构RTL融入你的SoC:我们软件地图你的RTL EFLX数组。但如果你是好奇,继续读下去。现场可编程门阵列fpga。他们提供一个不同的处理器可编程性。处理器是连续而fpga实现大规模并行性。一个处理器有一个加法器,multiplier-an……»阅读更多

边缘推论的挑战
通过埃德·斯珀林2019年1月- 10 -评论:0

的CEO杰夫•泰特Flex Logix,谈到平衡不同变量来提高性能和降低电力以最低的成本可能为了做推论在边缘设备。https://youtu.be/1BTxwew--5U»阅读更多

展望未来的CPU
通过布莱恩•贝利11月29日,2018 -评论:0

cpu不再提供同样的性能改进和过去一样,提高整个行业的问题接下来会发生什么。处理能力的增长由单个CPU核心开始停滞在本世纪初,当权力相关问题,如高温和噪声迫使处理器公司增加更多的核心,而不是推高时钟频率……»阅读更多

性能基准测试嵌入式fpga
通过Flex Logix- 03年10月,2018 -评论:0

当评估一个嵌入式FPGA的性能,需要评估每个单个模块的性能组成一个FPGA。基本模块:可重构逻辑构建块(RBB-Logic),细粒度逻辑包含附近地区,连锁延后加法器和拖鞋可重构DSP构建块(RBB-DSP),中等粒度数学……»阅读更多

技术讨论:eFPGA性能基准测试
通过埃德·斯珀林- 06年6月,2018 -评论:0

系统架构主管托尼•Kozaczuk Flex Logix,解释如何避免瓶颈和提高吞吐量和性能在嵌入式fpga。https://youtu.be/dPDylKG7jhA»阅读更多

时间为eFPGA验收方法
通过杰夫•泰特2018年5月- 03 -评论:0

一个eFPGA SoC是一个艰难的IP块。大多数soc由硬IP块的集合(RAM,并行转换器、phy…)和剩余的逻辑构造使用标准的细胞。eFPGA的计时结果的接口与其它标准ASIC芯片设计利用时间签收流hard-macro:只要输入/输出/从eFPGA都以失败告终,int……»阅读更多

技术讨论:eFPGA时机
通过埃德·斯珀林2018年5月- 03 -评论:0

Flex Logix的陈王谈到时机嵌入式FPGA以及它如何不同于ASIC时机。https://youtu.be/n88D1N4IEbs»阅读更多

设计5 g芯片
通过安Mutschler——4月18日,2018 -评论:0

5 g的无线技术的未来,它会很快来临。技术拥有非常高速的数据传输速率,延迟远低于4 g LTE,每秒能够处理更高密度的设备单元。简而言之,它是最好的技术所产生的大量的数据,将传感器在汽车、物联网设备,和越来越多的next-g……»阅读更多

技术讨论:芯片上变异
通过埃德·斯珀林- 01年3月,2018 -评论:0

副总裁雷蒙德Nijssen Achronix系统工程,讨论了芯片上在7和5 nm和过程变化,嵌入式fpga的角色,以及如何减少保证金和悲观的设计。https://youtu.be/LQnw_3H9soQ»阅读更多

技术讨论:eFPGA密度
通过埃德·斯珀林- 01年3月,2018 -评论:0

工程的高级副总裁陈Wang Flex Logix,谈论如何提高密度在嵌入式fpga。https://youtu.be/Rk0oqzWQr8I»阅读更多

←旧的文章 新帖子→

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu