中文 英语

快速、集中的早期电路验证可以让您更快地结束


各地的设计人员都知道,随着集成电路(ic)的复杂性不断增加,满足生产进度已经变得越来越困难。虽然丢失tapeout的原因有很多,但一个关键因素是运行签收布局验证周期所需的大量时间,这增加了整个签收过程的持续时间。这个时间表的大部分…»阅读更多

在早期设计电气规则检查中实现显著的生产力和周转时间改进


早期布局与原理图(LVS)和电路验证通常会返回大量的连接错误,这对于LVS和物理验证流来说都是一个关键的瓶颈,因为物理验证流需要正确的连接才能得到有效的结果。Calibre nmLVS Recon工具针对基本和相关的早期电路验证痛点,如电气规则检查(ERC)…»阅读更多

7/5nm工艺的不确定性越来越大


在7/5nm工艺上,在制造之前对设计有足够的信心变得更加困难。由于晶体管密度不断增加,栅极氧化物更薄,以及更多与功率相关的操作,这些操作可能会破坏信号完整性并影响可靠性,因此需要更长的时间。多年来,设计人员一直将设计规则检查作为设计的物理验证的一部分。»阅读更多

IC Validator可编程EERC网表域校验技术


传统的视觉检查或手动检查电气规则合规性既耗时又容易出错。需要一种新的、全面的可靠性解决方案来缩短上市时间,提高可靠性,并确保更长时间的设备运行。本文介绍了IC验证器可编程扩展电气规则检查(EERC),并将电气规则检查(ERC)分为三类。»阅读更多

验证你的意图


设计规则检查(DRC)、布局与原理图(LVS)和电气规则检查(ERC)是目前在制造前检查设计及其结构的强制性物理验证技术。检查设计的电气特性是一回事。核实权力意图是另一回事。两者的重叠是一个有趣的概念。一个恰当的例子:检查…»阅读更多

Baidu