标签:时钟

降低电压下垂
通过将本贾尼- 13,2023 -评论:0

电压下垂,也称为红外下降,这种现象发生在当前的功率输出网络突然变化由于负载波动。这可能导致电源电压下降在soc (soc),可引起严重的性能下降,限制他们的能源效率,在极端情况下可能导致灾难性的失败的时机。为了避免这些问题,除了惯常……»阅读更多

挤压了利润率
通过巴里Pangrle- 3月29日,2023 -评论:0

早在2016年,我们看了联发科赫利奥X20的,第一个Tri-Gear移动SoC。Tri-Gear一步超出了手臂的大。使用两个不同的核的概念,有独特的力量和性能特征,通过添加第三个核心。这种方法的主要优点是有更多的核心选择最好的运行工作负载在更好的能源效率和性能操作点。在…»阅读更多

自适应时钟:想着你P-States和c状态
通过将本贾尼——6月23日,2022 -评论:0

更大的处理器阵列在这里停留AI和云应用程序。例如,电流提供了一个128 -核心庞然大物hyperscalers(主要是Oracle),而世界语集成了几乎10倍为人工智能工作负载更多的内核。然而,与这些阵列电源管理变得越来越重要,设计师需要平衡动态功率与系统延迟。我们3月同比,t…»阅读更多

早期的模拟多循环路径和错误的路径
通过Taruna Reddy- 24小君,2021 -评论:0

设计和同步时钟时钟域交叉避免亚稳态问题,但它提出了自己的挑战时多循环和错误的路径。多循环路径(MCP)发生在一个逻辑函数需要多个时钟周期产生一个决赛,结果稳定。设计师必须确保目的寄存器不钟,直到结果是准备好了。这……»阅读更多

信号连接检查不仅是针对团队
通过Pawini Mahajan- 08年6月,2021 -评论:0

由Pawini Mahajan和拉贾Koneru复杂性与芯片系统(SoC)设计继续增长,创造更大的复杂性相应的适当时机(DFT)制造业所需的逻辑测试。设计团队由高挑战不仅门数和数组的内部开发和第三方IP集成到他们的设计:需要实现高质量的马努……»阅读更多

FPGA和系统设计进入市场的速度利用ASIC-Proven分析工具
通过克里斯•贾尔斯- 5月30日,2019 -评论:0

增加权力约束导致更细粒度的分区设计成可以有时钟禁用或功能域,更彻底,完全关闭。系统需要自适应管理时钟切换功率降到最低。性能和面积约束导致放弃更为保守的做法赞成更激进的设计;…»阅读更多

如何关闭时间与一个eFPGA驻留在一个SoC吗
通过Volkan Oktem- 03年8月,2017 -评论:0

eFPGAs嵌入式IP,包括查找表,记忆,和DSP构建块,允许设计师SoC添加一个可编程序逻辑结构。Speedcore IP可以配置为任何大小取决于最终的应用程序。SoC供应商定义了附近地区的数量,内存资源,DSP64块Speedcore实例。一短时间之后,Achronix提供IP为…»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu