从深植到高性能计算,采用RISC-V没有放缓的迹象。
RISC-V,开放标准的指令集架构(ISA)由加州大学伯克利分校的开发人员在2010年,越来越强大。
在RISC-V代表精简指令集计算机,这意味着它是为了简化每个指令的计算机。
RISC-V是开放标准,任何人都可以实现,定制,扩大ISA来满足他们的需求。RISC-V并不是第一个开放ISA:几个年长的RISC账户,包括电力和SPARC,被释放到公共领域是开源的。OpenRISC项目已经证明了学术和爱好者圈子里流行为例。但没有一个获得了RISC-V的行业牵引。
一个词:自由。不管你是计划启动,家庭爱好者,或行业重量级,RISC-V提供了设计和建造你的设备的芯片,定制的包含你需要的一切和任何你不。
RISC-V也是一个ISA无国界医生组织。考虑到前所未有的地缘政治和供应链的影响阻碍自由贸易的半导体技术的今天,公司从美国和欧洲向中国和俄罗斯转向,甚至在加强合作,RISC-V作为一个全球性的,开放的规范。另一个关键驱动因素RISC-V的成功在于它的灵活性。摩尔定律放缓和设计芯片的成本和复杂性飞涨,从流程节点扩展芯片设计者正在拥抱专业计算在回答新计算的要求。
不像商业账户,不允许自由修改,RISC-V还允许用户实现自定义指令和扩展使高度专业化的芯片,优化了独特的和特定的工作负载。扩展包括原子操作和支持等人工智能和HPC-centric处理浮点数学(bfloat),矩阵相乘,向量扩展和量化。
最初的消极对待RISC-V在肆无忌惮的定制和这将导致分裂的危险。更严格控制的商业账户的一个关键好处是港口代码的能力在不同的处理器IP用最小的适应。删除控件,你可能最终与成千上万的不同定制的“支离破碎”版本的处理器IP,每个只能够成功运行软件专门写兼容。
RISC-V国际协调的发展RISC-V指令集架构(ISA),正在采取措施减轻碎片通过任何人建立一个自定义扩展公开发布它,这样它可以批准由RISC-V社区和标准化。
这个行业已经快速接受RISC-V,丝毫没有放缓的迹象。显而易见的原因,学术界一直拥抱RISC-V免费教学和学习工具。在企业市场,各种规模的公司,个人,利用RISC-V ISA在设计硬件来适应范围广泛的应用程序,包括人工智能(AI)、虚拟和增强现实(VR和AR,集体XR)、汽车、云,高性能计算(HPC)、物联网(物联网),存储、边缘设备和网络基础设施。
RISC-V已经在一个清晰的路径来获得巨大的市场份额在嵌入空间中,在处理器用于辅助功能外设备的主应用程序处理器。这些根深蒂固的应用程序——最终用户不知道RISC-V芯片,然而它的存在表现升高测序等主要功能,状态机控制和电压调整和监控。
每个星期,我们看到标题暗示RISC-V应用在高性能应用程序中,。2022年6月,di意大利博洛尼亚大学学生之间的协作和CINECA,最大的超级计算中心在意大利,导致第一RISC-V超级计算机的能力显示平衡能耗和性能。,2022年9月,美国国家航空航天局宣布,其新一代高性能航天计算(HPSC)处理器将建立在RISC-V。
理论上,RISC-V ISA对任何人开放下载和使用设计自己的定制的硅片。在现实中,它不是那么简单。
认为平均超过75%的时间和成本,设计一个新的芯片进行功能验证,确保芯片的功能,应该是之前的录音(硅物理实现的),之后,验证。
这个过程已经变得越来越昂贵的芯片设计者拥抱小流程节点。在3 nm设计需要设计团队或许成千上万的工程师数万小时,花费数亿美元的功能验证步骤。
相关成本相比模拟、设计和验证从头RISC-V芯片,许可现成的和pre-validated RISC-V核心从越来越多的商业IP供应商经常具有经济意义。大多数供应商提供定制专门的工作负载。
当然,如果你符合规模经济使您能够设计出真正独特RISC-V ISA,你需要电子设计自动化(EDA)工具能够处理RISC-V ISA在模拟,设计和验证你的设计。
了解更多关于你所需要的工具开始在设计和验证RISC-V芯片与节奏。
|
|
|
|
|
|
|
|
|
留下一个回复