发射机和接收机之间的距离是一个重要的考虑因素在选择56 g和112 g并行转换器。
早在1960年代,e .租金,当时在IBM工作,注意到针的数量之间的连接P所用集成电路和盖茨G在集成电路的数量。这是一个幂律,针是cG的数量R在c和R是常数。实际上,希腊ρ是用来代替传统的r .通常有一个值在0.5和0.8之间。如果R是0.5针的数量成正比√G,这正是我记得从我的VLSI设计类。所以针数量的增长更慢比盖茨的数量,但它无情地生长。这是现在被称为租的统治。我们可以把租的统治与摩尔定律,盖茨的数量每两年翻了一番,因此每两年销P的数量增长了1.4 (√2)。
直到ball-grid-array的发明(BGA)我们没有大量的针,这是一个问题。我认为最大的quad-flat-packs (QFP)有256针。第一个技巧是多路复用别针,本质上使用相同的销了两个不同的功能。
所以接下来的进展,发明了BGA。这是由摩托罗拉在1990年(overmolded名义塑料载体或OMPC)。这意味着我们可以得到一个更多的针在相同大小的塑料包比把所有边缘周围的别针。
地址空间从16位,32位,64位,针是无法满足的需求。64位的地址和64位的数据,已经128针之前担心什么。变得越来越不可能找到足够的别针,以并行接口,数据只在时钟边沿被转移。一个小开发的方法用DDR记忆传输数据在时钟的两条边(DDR代表双倍数据速率)。
拼图的最后一块是放弃试图达到并行接口,并切换到串行接口。而不是使用64针传递一个值,它们可以转移在一个更高的datarate销。当然,远程网络一直只有一个信号(通常是两个,因为你需要一个返回路径)。例如,第一个在同轴电缆以太网连续跑。我记得编写设备驱动程序为同步IBM盒子跑过去的双绞线在爱丁堡大学计算中心。
所以接下来的发展去串行接口,并弥补你只有一个或两个别针通过运行非常快。光互联网论坛(OIF)定义了一些标准datarates使用纤维,和每个人都几乎采用了标准利率:3.125 G, 6克,10 G中,28 G, 56个G和112 G (G是吉比特每秒)。越高的这些利率真的是快得惊人。甚至一个10 g信号是每秒1.56亿64位传输销。
结束时,每个连接一个芯片上的组件被称为一个代表serializer-deserializer并行转换器。芯片,信号通常路由周围使用广泛的公共汽车。从一个芯片,并行wide-bus数据必须序列化的发射机,接收机和反序列化。还请注意,点对点串行接口。如果你想扇出多个芯片,那么你需要多个串行接口。
当前最先进的是56克或112克。看我之前的帖子世界上第一个工作7海里112克长达到并行转换器硅。
台积电OIP
在最近的虚拟台积电OIP生态论坛,抑扬顿挫的温迪吴“不是所有56 112 g / g并行转换器生来平等,选择正确的PAM4并行转换器为您的应用程序。”
她指出日益增长的需要56个g和112 g的网络,人工智能,和5 g:
有不同的56个g / 112 g应用和权衡,根据发射机和接收机之间的距离。可以在下图中看到的,有四种距离:长达到(LR),中等(先生),非常短(VSR),和额外的短(XSR)。
这些都有不同的频道损失和局限性。例如,它将毫无意义使用远程连接来连接两个死在同一个包中。LR的全部性能,但XSR (D2D)都是关于权力和海滨(就像在马里布海滩,只有一定数量的“边缘”的死亡信号得到了)。这意味着一个解决方案不会适合所有人。
一些解决方案模拟和基于DSP的方法。更强大的DSP(它可以平衡40 db +损失),但往往需要更多的区域和力量。但他们可以利用最新的过程代N7和N6等。模拟方法可以平衡少于20 db的损失,但有更好的密度和较低的权力,特别是在前沿过程节点。
节奏的56 g和112 g并行转换器IP块silicon-proven台积电的16 ff, N7,和它们的承诺。
天的台积电技术研讨会,我们宣布Ultralink D2D IP认证在台积电N6过程。还贴在它们但硅仍在工厂。看到我的帖子台积电N3节奏认证,dfabric Ultralink N6, 3。更多关于N7 D2D PHY IP,从去年看我的帖子Die-to-Die互连:UltraLink D2D PHY IP。
|
|
|
|
|
|
|
|
|
留下一个回复