第2部分:micro-architectural技术设计师可以使用探索和减少功耗的设计?
阿布Ranjan Saurabh Shrimal和瓦尔纳
在第一部分本系列中,我们讨论了需要执行电力优化和探索在更高的抽象级别,在降低能耗最高的潜力。而细粒度的本地更改(像clock-gating,操作数隔离等)为功率降低非常理解和广泛采用,需要做粗的改变在更高层次的抽象利用完整的节能潜力。在设计中,权力主要是被逻辑,记忆和时钟网路。应努力解决电力消耗在这些类别。
出版文献中有多个技术讨论减少时钟,记忆和逻辑。在本文中,我们将介绍一些最强大的micro-architectural转换,可以产生重大影响设计的功耗。每一个地址一个类别的功耗,时钟,逻辑分别和记忆。
移位寄存器与环形缓冲区
最常见的一种micro-architectural转换最小化电力取代移位寄存器与环形缓冲区。移位寄存器的值不断地沿着链转移(或“转移”)都写在寄存器的更新值。
例如,考虑下面的图中移位寄存器。每次写入注册一个新值时,数据是不断从注册一个搬到B到C最后d数据传输多个原因,完全不必要的切换在这些失败(以及任何逻辑由这些失败)导致更高的力量消散在设计。
与移位寄存器,一个圆形缓冲区不需要移动值缓冲区,每当一个新值是读取或消耗。如上所示,两个指针跟踪下一个值写入或读取。从最初的空状态,被路由到寄存器的值,B, C和D序列。写操作期间,值是直接从相应的寄存器中读取。
通过消除不必要的运动数据,一个圆形缓冲区实现消耗功率远低于一个移位寄存器实现。然而必须注意确保添加额外的逻辑读/写指针本身并不消耗更多的能量比使用循环缓冲区将被保存。
克隆失败
通常很难时钟门多扇出失败因为他们至少有一个水槽实际上可能是下游的使用价值。在下面的示例中,失败F提供三个算术运算的操作数。尽管这三个操作是互斥的,失败F不能是封闭的,因为它需要持有的价值至少三个算术运算之一。所以即使一个加法操作可能会执行,乘数和比较器的逻辑将不必要的切换和耗散功率。
克隆失败F为三个失败(F1, F2和F3)提供了一个机会,至少两门的算术运算完全而第三被计算。这将减少功耗的设计,假设添加额外的失败,由于克隆消费力量远远少于他们控制下游的算术运算。
记忆银行
大量浪费记忆能力,因为只有几个地址被访问在任何给定的时间间隔。内存银行实现了内存较小的“银行”的内存。这允许设计师来关闭那些不被访问的记忆库。
上面的插图显示了两种方法的1024字的内存可能会倾斜。当两个银行的512字是用来配置内存,只有一个银行正积极设计,而其他银行可以访问的封闭的节省电力。的情况下的内存配置从四家银行256字,这三个银行可以在任何时候大门关闭的时间。
上面的示例演示如何构建所需的全部地址空间较小的大小的内存块的不同组合。记忆力探索的另一个轴与配置所需的内存字大小从给定的内存块固定的宽度。
在下面的示例中,鉴于四个可用内存组件,有许多可能的方式实现一个512字的x 28-bit内存配置,其中两个如下所示。有精确的一种实现28-bit字大小(16 + 8 + 4),但需要额外的解码逻辑两家银行之间的选择。另一个实现使用一个32位内存组件。而不需要额外的解码逻辑,4位的内存浪费。
无论勘探是通过分解所需的内存配置地址空间或字大小,必须注意权衡电力消耗的额外解码逻辑需要实现一个更大的内存块小块组成。
我们提出了几个可用的选项来解决设计在设计的早期阶段。有很多其他的方法设计力量能得救。为什么不是每个设计师部署这种micro-architectural技术来节约能源呢?简单的答案是,当涉及到电力勘探,设计师大多盲目。没有简单的方法知道甚至有储蓄能力的范围。应用每一个可用的技术,希望这种力量会最终得救了,可能最终伤害的力量。设计师需要精确的信息可用的技术将为他们提供多少节能设计。
在本系列的第三部分,也是最后一部分,我们将提供一个方法来完成这个设计探索早在设计过程中。这种方法解决了电力勘探最大的瓶颈:迅速了解哪个技术应用和确定相关的电能节约。
关于作者
|
|
|
|
|
|
|
|
|
|
留下一个回复