一篇题为“CVA6 RISC-V虚拟化:架构、微架构和设计空间探索”的新技术论文由米诺大学、博洛尼亚大学和苏黎世联邦理工学院的研究人员发表(预印本)。
摘要
虚拟化是一项广泛应用的关键技术，从云计算到嵌入式系统。在过去几年中，主流计算机体系结构扩展了硬件虚拟化支持，产生了一组虚拟化技术(例如Intel VT, Arm VE)，这些技术现在正在现代处理器和soc中激增。在本文中，我们将介绍我们在RISC-V CVA6内核中对硬件虚拟化支持的工作。我们的贡献是多方面的，包括建筑、微建筑和设计空间探索。我们特别强调了一组微架构增强的设计(即G-Stage Translation Lookaside Buffer (GTLB)， L2 TLB)，以减轻虚拟化性能开销。我们还进行了设计空间探索(DSE)和伴随的布局后模拟(基于22nm FDX技术)，以评估性能、功率和面积(PPA)。此外，我们在FPGA平台(Genesys 2)上映射设计变体，以评估功能性能区域的权衡。在此基础上，选择了支持硬件虚拟化的CVA6的最优设计点。对于这种最优硬件配置，我们通过在包管理程序上的Linux上运行MiBench基准测试来收集功能性能结果。我们观察到性能加速高达16\%(约。 12.5\% on average) compared with virtualization-aware non-optimized design, at the minimal cost of 0.78\% in area and 0.33\% in power.”
找到技术纸在这里．2023年2月出版。
Sá， B.，瓦伦蒂，L.，马丁斯，J.，罗西，D.，贝尼尼，L.， &平托，S.(2023)。CVA6 RISC-V虚拟化:架构、微架构和设计空间探索。arXiv预印arXiv:2302.02969．
留下回复