独家数据:设计调查关注甚至低功率芯片行业移动下一代嵌入式处理器
每个人似乎都在低功耗踢,从ASIC / ASSP世界不断增长的市场的低功耗嵌入式处理器和出类拔萃。但实际的数字告诉我们这种低功耗设计的未来趋势?
回答这个问题的一个方法是看建筑权衡的结果,研究目前由芯片设计师。(见下图)总芯片功率的因果一眼这些结果调查,前体实际设计开始,表明兴趣最低的功率设计趋势。
这就是似乎发生了芯片设计,总功率预算低于0.11瓦特。但是凑近看,ASIC设计执行建筑探索未来芯片项目0.25比1瓦特和1.5到4瓦特功率范围。这是有道理的,因为芯片行业尖端的只是新一波的低功耗嵌入式处理器和soc的设计和应用程序的当前目标功耗约为5瓦。
具有重要意义,因为他们代表的数字架构权衡从近1000独特的设计调查。不过,很难独立所有的市场影响,影响聚合数据。未来的报告将尝试过滤掉这些影响交叉引用其他数据点,如目标(即面向终端市场应用和更专业的数据。、门数、金属层,等等)。
不过,就目前而言,市场数据支持着低功耗设计如下5瓦正在增长。
(1)不包括FPGA设计开始。这个数据是一年一度的“芯片设计趋势报告”。
|
|
|
|
|
|
|
|
|
|
留下一个回复