能力将会迫使整个半导体行业在16/14nm大规模的再教育工作。
FinFETs并不简单。他们很难生产,难以设计,他们的风险大大增加动态功率density-particularly 14/16nm,在额外的保证金很难justify-which影响从电迁移到信号的完整性。
此外,虽然finFETs画板上了超过十年,花了四年去一个流程节点最大的铸造厂愿意投资新设备。英特尔是第一个跳进finFETs,因为它允许公司再次提高时钟频率的处理器通过减少泄漏电流,但即使没有简单。糟糕的收益率继续困扰着该公司的报告。
产生问题,公平地说,在先进的节点不是什么新鲜事。他们有问题在130 nm,特别是介电绝缘材料的性能和铜互联的出现。因为他们麻烦的在每一个节点。但是需要解决的问题的数量也呈现20 nm玩家使用2 d晶体管,主要是由于泄漏,这意味着之间的时间节点是四年,而不是两个。迸发出的节奏的半导体产业作为其标准1960年代中期以来取得的进展。
FinFETs是另一个问题在这几乎所有的。盖茨通过添加更多的晶体管,它提供了更多的粒度控制动态和静态泄漏,finFETs可以做很有效。他们已经证明英特尔工作,和周围的流程走坚,GlobalFoundries,台积电已经发布了1.0版本为EDA工具制造商和客户提供信心处理产生的集体前进。早期采用者的工具的确是准备好了。
还有一个学习的过程,当然,这是一个陡峭的因为对各个层面的影响力量。在65 nm,权力是一个边注。在14/16nm,它决定了晶体管可以多久,晶体管可以同时运行,它们可以运行速度和他们需要连接到记忆和I / o。它影响IP可以添加在哪里。和它创造了更为复杂的需要热的映射,因为底部的热finFET数组是高于顶部。简单地说,泄漏可能控制但芯片还能烧起来。
此外,设计师需要更严格的比过去。插入额外的保证金,在以前的设计作为一个缓冲最坏情况不起作用,或至少不过去存在的规模。因此,尽管有很多谈论的第一次成功,guard-banding几乎总是平衡的一部分。它不能在未来,因为额外的电路增加了动态功率和降低性能。
扔在光刻issues-EUV现在四个流程节点late-along双模式的必要性,更复杂的测试,新的布局方案和一个更大的静电威胁,让新设计市场变得更加艰巨。
这是一个行业,解决困难和有趣的问题,和有足够的集体的热情和知识来解决任何问题,涉及半导体。未回答的问题——一个在控制所有类型的力量是多少钱,如何降低成本,消费者将支付。权力是抬高的工程需要做在每一个方面,它只会变得更加明显随着量子效应开始迫使新材料进入方程。
我们有很多要学。FinFETs,教育就像按下重置按钮。是时候重新开始。
|
|
|
|
|
|
|
|
|
|
留下一个回复