使用象征性仿真技术验证电力领域接口定制的记忆。
快速增长的市场,如5克、生物技术、人工智能,和汽车,推动新一轮的低功率半导体设计要求,因此,需要更积极的低功耗管理技术。因此,即使是大宏芯片内,如sram,现在功能多个电压域限制权力画在浅睡眠阶段,深度睡眠,shutdown-low-power模式。这些模式引入逻辑+电驱动需要复杂性ESP形式对等检查在设计和验证。许多一级半导体公司广泛使用ESP来验证他们的记忆宏。
ESP的象征性仿真技术验证和参考之间的等价实现模型设计高覆盖率。ESP执行这种验证在不同的设计表示如Verilog和香料/图式网表,Verilog与Verilog(如行为Verilog RTL), Liberty-compiled DB和Verilog或香料/网表示意图。特别是在本地晶体管没有抽象级别和工作支持平面,FDSOI FinFET和Gate-All-Around硅技术。正式等价性检查发动机罩下,ESP验证之间的等价模型自动生成一些象征性的向量,设计提供高覆盖率,使顾客很难找到角落例设计错误。
最近,客户已经开始使用ESP的权力完整性验证(PIV)模式来验证电源域接口到定制的记忆中。ESP PIV检测常见的低功耗和省电的错误并生成香料向量进行分析和调试。以其能力检测电气错误在无数的轻度睡眠,深睡眠和shutdown-low-power模式场景,ESP PIV近年来增加客户采用。电源完整性验证模式使用动态符号向量来发掘角情况下功率问题补充标准的静态功耗跳棋。这些功能包括检测:
一个高价值的例子ESP的权力完整性验证最近在客户的testchip的硅验证。当驱动testchip,客户测序过渡的不同电压供应电力领域的芯片和注意到大量意想不到的电流消耗。在推导出大内存的问题源自一个宏,客户跑ESP PIV对这个设计。复制序列的权力,他们中的三态电源选项启用运行脚本并观察ESP检测画逃过他们的初始测试。这不仅暴露了不正确的过渡序列模拟本身,但也显示出另一种安全生产芯片tapeout前升高序列。
相信检测所有可能的价值力量域过渡序列通过允许工具应用不同的电源电压每个域也占供应可以浮动的可能性/停课,ESP PIV发现与该客户广泛部署。这个成功扩大了ESP足迹从内存团队所有定制电路团队在这个客户包括模拟/混合信号和并行转换器团队。
使用ESP的功能验证任务模式等价性检查和电源完整性验证电子支票给内存IP设计师一个强大的和急需的能力验证大量的场景和模式有效地与几个象征性的向量。
你可以了解更多的关于ESP和PIV在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复