随着验证差距由于增加了复杂性,小组讨论与验证领导人而喧闹。
大多数的EDA工具,购买决策相关改进质量的结果或提高生产率。新合成或时钟优化工具将使设计师做更多,速度更快,这些成果值这个价吗?这个方程是相当简单的。
当谈到验证工具,更复杂的事情。你仍然可以使生产率提高,或购买一个额外的工具,可以找到更多的或不同的错误,但不能保证无缺陷的硅。它所能做的就是减少衍生的风险。你能做太多验证吗?如果不是正确的类型的验证,然后努力都白费了,有一些迹象表明,当今使用验证过程是非常浪费。
Janick Bergeron Synopsys对此研究员,将验证比作一个保险政策:“你希望你永远不需要使用它。”
比尔Grundmann Xilinx的家伙,看到验证的职业偏执。“你永远不会想扔掉的东西,发现了一个错误在过去。没有说你是做。足够的指标是什么?”
负责工程的副总裁吉姆•Caravella NXP半导体、更务实的观点。“每个芯片都有缺陷,但它真的影响系统或客户?“因此开始讨论谁创建或负责经常谈论验证差距,并不是所有在完全相同的方式看问题。
验证差距假设验证的复杂性增加的速度比设计复杂度的大小设计增加。此外,它通常表明生产率增加验证工具和方法没有跟上,对他们提出了更高的要求。这意味着团队的风险增加芯片故障,除非他们继续把越来越多的资源来缩小差距。
Caravella提醒我们,”,无限的资源和时间,它仍然并不意味着您的系统缺陷是免费的。“Grundmann补充说,建设更大的团队可以使问题变得更糟,因为“这样的大型团队之间的信息传递有问题的人。”
Mike Stellfox节奏的家伙,同意、扩大范围包括软件的包容是必要的,以确保用例充分验证。“你需要尽早并且经常团队之间的交流。”
工具或用户?
问题相关的工具吗?讨论变成了指责用户。Bergeron声称“我们虚拟原型,但行业没有纪律来使用它们。首席科学家验证“哈利培养导师图形,认为“我们依靠明星太多了。“这些都是很少人每组内管理执行魔法和避免危机。
一个验证工具的缺乏增加了验证的复杂性。Stellfox说“成功的企业管理集成许多流在一起。“Bergeron补充道:“你必须在正确的时间选择正确的工具。没有一个适合所有任务的工具。报道的东西把它们放在一起。”
Grundmann并不认为工具总解决方案。“人们也愿意跳一个工具,而不是做一个完整的评估情况。“Stellfox补充说,捕获计划前期是能够成功地采用的关键工具,许多人错误地使用现有的工具。“许多人采用UVM然后进行直接测试,”他说。
Caravella指责该行业人为地创造一个缺口,然后找到一个解决方案来填补它。其他用户在EDA行业迅速回击。高通代表观众问为什么没有一个好的工作是针对SoC验证。Stellfox回应,“UVM是针对IP和自下而上的验证。在今天的soc没有很多新的IP和我们需要新的流优化围绕这些。”
Bergeron指出“一个标准显示我们越来越成熟。对SoC还为时过早。“高通反击战声称SoC验证问题已经存在了很长一段时间,EDA公司一直缓慢的解决需要。福斯特回答说:“我们承认的需要,我们正在研究它。”
导师最近提出了一个新的基于标准化工作验证针对SoC验证。Stellfox同意并说节奏有很大关注的开发工具、流程和方法。
John天鹅SoC技术专家,问我们怎么能推动更多的验证,如使用虚拟原型。虽然小组成员表示,尖端客户今天这样做,他们几乎没有洞察如何进入这个主流。福斯特认为HLS可能是关键,而Bergeron计数器,RTL设计不够痛苦让人看这个解决方案。
Caravella带来了一种清晰的感觉回到了情况说,“这可以归结为ROI。如果差距不够大,那么解决方案将不会出现。“Bergeron,还考虑将设计抽象,说:“做一个系统的变化是一个冲击。最后一次是痛苦的,我们必须牺牲一代设计师。”他指的是RTL的从门口水平迁移。
另一个高通代表说“EDA创造了差距。我们需要一个马和骆驼。今天你将如何防止它发生?UVM可用10年前和你没有取得多大进展。”
“是的,有一个观点,即SystemVerilog是一切问题的答案,我们花了太多的时间和精力在标准努力,“Stellfox说。“但这是由客户驱动的。但他们也停止创新提供互操作性标准。标准使事情慢100倍。我们需要更多的创新SoC空间而不是一个标准。”
Caravella公益诉讼,添加“EDA家伙应该倾听客户,而不是他们的营销团队。停止重建三个字母的缩写词。”
将产业从自己的错误中学习或发展和标准化的解决方案,重点是SoC验证遭受同样的问题吗?确保需求得到满足的唯一方法是让所有的利益相关者参与会议的标准。没有第一步,该行业可能会再次离开,每个人都会付出代价。
|
|
|
|
|
|
|
|
|
|
解决方案是简单…都是解决任何问题。人本质上创建复杂,之前没有,然后他们指出自动化修复,从未真正成为神奇的子弹被许多业内人士。芯片设计和工具增加了复杂性的过程节点得到较小的特性和晶体管计数得到更大。然而设计芯片的整体方法和流程没有改变很多。所以,为什么不回到基本,看看从那里收集信息的能力和停止依靠“按钮建立芯片!”心态。记住,工具是帮助你来完成任务,而不是想出解决方案和实施修复!
我发现,如果你有一个良好的方法和一组理解并提交最终的结果,那么你会遇到更少的问题。
我同意大卫·布莱克的评论。设计和代码审查我一直参与对团队非常有帮助。承诺,要花一些时间,但是如果实现投资回报是值得的。我建议执行审查各种设计经理我有会见了反应“好主意”,他们不做的东西。
更加有趣的是,我发现许多这样的公司都那么急
创建产品,他们跳过一些关键基本面。例如,
诚实的全面设计评审(之前、期间和之后)经常
缺失或给出一个非常简短的点头。尽管证据表明彻底
设计评审之前,他们通常会显示错误甚至进入设计。我
指的是代码审查的规范以及诚实
评论。这个问题存在在整个行业都在硬件
和软件团队。
添加到这个问题,我们接受IP设计本身缺乏完全的设计评论。
如果一个人认为硬件描述是一个程序,然后团队应该有“代码”评论一样,软件开发团队应该使用代码评审。已经知道了几十年,发现bug的最好方法是让别人阅读你的代码,因此结对编程的想法,正如在极限编程中使用。
错过了几个重要的点在这个讨论。
1)的差距是至关重要的进步——没有差距,我们已经停滞。
2)差距的大小由摩尔定律完全建立。摩尔定律的速度一直持续这么长时间是因为创造了所需的进步不可避免的差距让摩尔定律。我们明天在今天的机器上的芯片设计。如果没有差距,那么明天的芯片会和今天一样。
3)每一个方法到目前为止我们使用使得我们看到进展率。
4)EDA公司没有不同于其他,他们必须创造恐惧、不确定性和怀疑为了销售他们的产品。如果我们不担心进度拖延,那么它可能。但这恐惧也创造了创新和维护不可避免的差距。
5)小组成员都同意是不可能没有错误的芯片设计。然而每个人的现在飞在飞机上,与流程设计,确保不存在致命的缺陷。每个小组成员的信任那些飞机。消费产品有缺陷,因为生命周期太短,没有人在乎。不值得的成本使他们错误自由。
说得好,保罗。差距使这一切都值得。这就是我们都是增加价值。是否一个是创建一个新产品在市场上还是做验证。
如果你不生活在你不生活的差距。
可能“差距”与你同在。
我同意你说的一切,但是想要添加一个不同的视角,或者至少造成这个问题。如果验证差距被缩小,那么它会允许更大的/更好的芯片生产吗?差距的大小可能是限流器对系统和想出更好的验证工具我们可以提高整个行业。然后打开其他缺口,但我们一直在讨论验证差距如此之久,似乎发生了降低它的大小。
芯片的大小完全取决于物理屈服我认为,不是设计本身的复杂性。什么驱动特征尺寸,当然,在一定程度上是由摩尔定律以来加工应面具(以及所有的转换需要反向衍射的影响)是基于当代计算能力。我仍然认为摩尔定律的速度是由差距的大小。我想这个强大的人择原理的另一个配方。
以来,软件我想有更大的差距仍然很难利用计算并行性除了一个相当狭窄的一类问题——RTL仿真是一个难对付的人见证了这一事实真正的多线程模拟器不是市场上(除了在粗粒度的波形倾倒上运行一个线程,另一个gui和仿真内核在另一个)。
[…]的工程师数量满DVCon本月学习更多关于新验证选项,他们中的一些人坦率地批评浮出水面。EUV光刻,应该是准备在45 nm制程,有[…]
[…]今年是所谓的验证的差距。上周发布的一篇文章中称指责在验证,布莱恩·贝利使它听起来像EDA和用户代表尽力推迟[…]
[…]验证差距:谁该对此负责呢?与顶尖行业专家小组讨论得到,而喧闹的验证问题继续攀升。[…]