直接跳到讨论开源验证工具的实现了社区能做的最重要的事情之一。
下周,我将放缓面板在虚拟DVCon开源验证的主题。我认为这是很好的广告事件在LinkedIn看到如果有人想给我小组成员结构良好的问题。发生了什么意外我一点,因为讨论几乎完全开源的验证工具的必要性。在我看来,他们是完全失踪的最大机会。
RISC-V ISA和许多的实现它,重新燃起了开源半导体内讨论空间。但RISC-V一张IP,在硅和实现需要一长串的工具来实现。这些工具的价值是在附近的10美元。虽然这是事实,许多这些工具可用的开源的,他们很少使用以外的学术界。很清楚为什么——芯片失败的成本是如此之高,以至于只有几个百分点的开发成本支出工具降低风险足以证明成本。
那么,功能验证完全不同吗?当然还有更少的工具包括:
然而,尽管这些都是基于标准的,主要是SystemVerilog和UVM,几乎没有系统公司之间的协议来执行这项任务的最佳途径。问任何人UVM的“通用”意味着什么,他们会告诉你这只是意味着如此广泛的,它包含了每个人的方法。
回到RISC-V,似乎很少人甚至考虑开源验证以同样的方式作为硬件。他们不考虑一组刺激,或意味着生成这些刺激,检查RISC-V匹配的实现提供的规范标准组织提供一定程度的信心。行业团体甚至没有的概念一致性测试发现,这是一个更简单的问题。
也许定义一致性测试是必要的第一步。这将迫使该行业实际工作的一些最佳实践,整个行业都很常见。也许我们不需要UVM一样“普遍”。相反,我们会更集中,更精简,更容易实现开源。
跳下直接讨论开源的实现验证工具,我们可能错过最重要的开源社区能做,带来一些常见的实践,使共同验证IP,共同观念完整性意味着什么。时间是真的,我们采取的“艺术”的意识能力验证和使用工业想出一些更好的方法来做验证。
规定的功能验证问题不能继续增长广场的设计尺寸。我不相信愈加接近,但我要承认,我从未足够聪明来定义停止从这样的方式。这也许是最大的贡献,开源社区可能半导体的设计。一旦完成,开源验证工具将容易。但从工具开始,我不相信你会成功的。
|
|
|
|
|
|
|
|
|
|
布莱恩,
我当然同意你的验证方法是关键,没有集中和专注于开源工具开源方法是,在最好的情况下,成本优化。我的感觉是,尽管开源工具流和开源方法是分开考虑,他们没有断开连接。具体地说,一个开源参考工具流的存在将大大帮助发展中开源方法,当然,工作与开源和闭源/商业工具流。
布莱恩再次感谢另一个深刻的文章。正在合并,我同样认为开源软件许可证的价格希望开源意味着验证以更低的价格。我也不认为这是一个工具的问题。丢弃的商业利益,人力资源的竞争,成本和时间表的IP供应商和集成商我想独立的验证结果可能会让团队独立评估,分享和提高测试质量增量花比盲目信任的IP或完全重新测试。但在现实世界中,这是一个困难的问题。这个空间可以类似于独立财务审计吗?也许有需求是一个验证的会计师事务所。
我更感兴趣的是开源验证资产如何闭源IP的发展中获益。类似“我们协作开源验证IP,但让我们闭源实现竞争”。
我将扩展它也含有“使用闭源工具”。
就像软件工程师开发,开源硬件工具可以帮助显示这样的好点子和方法从人或学生无法获得这样的昂贵的平台。
布莱恩,
我完全同意与ASIC开发相关联的成本和风险很重要,但如果我们抛硬币看看另外一半的人口,FPGA开发人员(45%的参与者在最新的威尔逊/导师/西门子研究),成本/风险分析是完全不同的。
从RTL我需要建立一个FPGA Vivado或类似的是0到几千美元之间根据设备。根据我的经验,第一个FPGA团队获得额外的工具是一个独立的模拟器,一旦这一步是验证工具开始主导EDA工具的预算。
虽然失败一个ASIC芯片的成本是巨大的成本建立一个错误的FPGA仅限于建筑设计和看到它的时候没有目标的测试。别误会,这仍然成本驱动的严谨性HDL验证但在一个完全不同的方式。驱动力是验证有效性和不完整的项目失败的风险。我不想建立一个FPGA 1 h找到错误的目标测试可以检测到短RTL模拟。OTOH,它没有多大意义运行24小时系统级仿真如果我可以运行相同的测试在西南几秒钟。
验证有效性也是一个原因更多的RTL开发人员使用(软件开发)方法测试驱动设计和持续集成等。这是一个例子,开源社区率先发现的其他方式与SVUnit和VUnit等工具进行验证。常见的这些方法是,他们暗示运行大量的自动化测试。SW相比,RTL模拟是缓慢而获得西南经验你需要运行许多并行测试需要更多的许可证,使模拟器工具成本更占主导地位。
今天大多数FPGA设计者使用硬件描述语言(VHDL)根据研究(64%)。他们,而不是转向SystemVerilog验证和他们的经理不想投资教育这样做也进一步提高工具的预算通过投资溢价模拟器UVM所需许可证。这一切使自由/开源软件工具非常有趣而不管是否使用开源IPs。
如果我们看看硬件描述语言(VHDL)模拟GHDL自由/开源软件,支持硬件描述语言(VHDL)类似于商业模拟器的一个子集。给定一个验证强烈FPGA开发的方法就很难支付许可证竞争时纯自动化testbench执行。附加价值支持混合语言模拟处理Verilog IPs,支持加密的IPs,漂亮的gui进行调试。
许多使用自由/开源软件工具是由专业人员和专业以及学术界。只看招聘广告对RTL开发者表明他们使用在所有细分市场,包括关键应用,如空间、国防、汽车安全等。
“行业团体甚至没有的概念一致性测试发现,这是一个更简单的问题。”
关于布莱恩,这不是事实正确。一致性测试的概念和实现都是马登艰难的挑战。更糟糕的是,一致性测试不足以充分验证设计。
谢谢你的评论迈克。我说这是一个简单的问题有两个原因,首先,它只需要验证符合ISA和没有任何实现问题。所以它没有处理中断等问题,在规范。二是完整的概念。一致性测试可以作为休闲或正式的组织提供一致性的邮票。这是酒吧低于完整的验证。现在,也许我错了,表示这是容易的,但它不是一样困难的验证级别的实现需要致力于一个ASIC。