中文 英语

标签:时间分析

自动化后期定时动态电压降ECO
通过Manoj查柯- 2023年1月9日-意见:0

对于电气工程师来说，一个永无止境的挫折是不得不处理适得其反的现实世界的影响，他们希望这些影响就这样消失。例如开关弹跳、亚稳态和接触电阻。对于IC设计人员来说，动态电压降(DVD)，也称为IR降，是该行业的不幸事实之一。这是无法避免的;每一个痕迹和w…»阅读更多

芯片功率分布建模在7nm以下变得至关重要
通过安Mutschler- 2022年11月16日-评论:0

在每个新节点和3d - ic中，对soc中的功率分布建模变得越来越重要，其中涉及功率的容差要严格得多，任何错误都可能导致功能故障。在成熟的节点上，有更多的金属，电力问题仍然很少。但在高级节点上，芯片以更高的频率运行，仍然消耗相同或更大的功率……»阅读更多

缩小后硅时序分析的差距
通过灰帕特尔- 2022年5月10日-意见:0

精确的静态时序分析是先进节点半导体器件发展的重要步骤之一。性能数字包括在芯片和系统规格从最早的市场需求。架构师和设计人员仔细确定时钟周期时间，可以实现所需的性能使用所选的高级架构，微架构…»阅读更多

AI硬件时代的时机挑战
通过Quiyang吴- 2021年2月25日-意见:0

近年来，我们看到专用集成电路(asic)的市场趋势明显，在处理AI工作负载方面，专用集成电路在性能和能耗方面比传统通用计算机更高效。这些AI加速器将深度学习算法内核强化为电路，通过本地内存实现更高的数据摄取带宽，并执行大规模并行…»阅读更多

7/5nm温度对可靠性的影响
通过埃德·斯珀林- 2018年9月28日-评论:0

Synopsys公司RedHawk Analysis Fusion的主管Haroon Chaudhri谈到了为什么热分析在设计周期中向左移动，以及为什么这在最先进的工艺节点中如此重要。https://youtu.be/wjkrEFLb2vY»阅读更多

分层时序分析:优点、缺点和一种新方法
通过不同的作家- 2014年4月23日-评论:0

随着数字半导体设计的不断扩大，设计人员正在寻求分层方法来帮助减轻巨大的运行时间。这种方法允许设计人员选择特定的逻辑块并计时，以更少的内存资源更快地生成结果。然而，这些好处是以准确性为代价的。本文讨论了不同层次结构的优缺点。»阅读更多

定时炸弹
通过埃德·斯珀林- 2010年4月22日-意见:0

时序闭合是芯片设计和开发中的一种基本操作，但在高级工艺节点上已不再是基本操作。在90nm时至少可以预测的系统变异性在45nm时变成了随机的。在两个极端情况下工作良好的工具现在必须处理数百个极端情况。随着越来越多的功能进入单个骰子，通常具有多种操作模式……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu