标签:SCE-MI

SoC Co-Emulation使用Zynq董事会
通过米歇尔·马塔- 2月27日,2020 -评论:0

你曾经做的一组项目,你必须把你的工作与同事的不同的工程学科,但缺乏一个有效的手段,这样做影响了项目的总体结果?对于软件和硬件工程师开发一个SoC,各自工程的合并努力验证的目的是一个巨大的挑战。早期的…»阅读更多

Co-Modeling需要仿真更上一层楼:复杂系统
通过罗恩·斯魁尔12月- 14,2017 -评论:0

作为超越芯片系统(SoC)设计更复杂体系(SoS),这是必不可少的设计团队一起有效地验证这些系统功能。系统设计公司正日益转向模拟器作为唯一验证平台的容量和性能验证他们的SoC和SoS设计功能。今天�…»阅读更多

使用fpga仿真
通过Krzysztof Szczur11月- 30,2017 -评论:0

多年来,模拟器只能验证团队工作在最大的项目公司足够深的口袋。由于大小,而不是功能他们通常被称为“大盒子”模拟器,为了恢复使用的时间失去了RTL模拟。同时,FPGA技术已经足够成熟,FPGA bas……»阅读更多

混合仿真
通过布莱恩•贝利- 6月29日,2017 -评论:0

半导体工程坐下来讨论日益增长的使用混合验证方法与弗兰克Schirrmeister,高级组产品管理和营销主管(getentity id = " 22032 " e_name =“节奏”);项目主任Russ Klein pre-silicon调试产品[getentity id = " 22017 " e_name =“导师,西门子业务”);[getperson id = " 11027 "评论=“菲尔Moorby”],…»阅读更多

太大而不能模拟?
通过安Mutschler- 10月27日,2016 -评论:2

与系统设计复杂性稳步向上的轨道发展,有些情况下,传统的模拟就跟不上。使用的产品一个是谷歌,Uber,福特、通用汽车、沃尔沃、奥迪等自动车辆——是测试车在路上和收集数据,供以后分析。“他们不是模拟,他们只是做这一切在现实世界中……»阅读更多

仿真的足迹
通过布莱恩•贝利- 10月27日,2016 -评论:0

不是很多年前[getkc id = " 30 "评论= "模拟"]是一个昂贵的工具只有几个,但是它已经成为越来越多的公司不可缺少的。一个明显的原因是大型的的设计和能力(getkc id =“十一”kc_name = "模拟"]。但仿真也已经通过一系列的转换,我…»阅读更多

为什么我看到C SCE-MI吗
通过Jacek Majkowski- 3月24日,2016 -评论:0

我最常听到的两个问题对SCE-MI事务建立仿真做演讲时,“我们可以有休息时间吗?”、“我们为什么需要一个C薄层两个SystemVerilog上衣”?你可能在休息时间阅读本文,我们跳到第二个问题。它指的是这个图展示如何连接SystemVerilog testbench与D(通常UVM)……»阅读更多

2016年预测:工具和流动
通过布莱恩•贝利——1月28日,2016 -评论:0

今年十七岁公司派出了他们的预测,其中一些将从几个人的预测。这是除了首席执行官最近发表的预测。这是一个好来年的观点,尤其是因为他们知道他们将负责他们的观点,今年,就像过去一样,他们将不得不回答。我们巴厘岛…»阅读更多

对混合打招呼
通过道格•阿摩司- 10月29日,2015 -评论:0

提出了一些时间,虚拟仿真平台可以与硬件为了co-verify SoC的硬件和软件组件。然而,建议现在已经演变成混合仿真,一个实际的解决方案,允许pre-silicon今天复杂的SoC设计的验证和确认。一流的工作标准身体Accellera和开放……»阅读更多

UVM:阻止你吗?
通过道格•阿摩司- 02年7月,2015 -评论:0

这些天,验证执行的最复杂的设计是使用一个标准的验证方法,可能SystemVerilog-based [gettech id = " 31055 "评论= " UVM "]。许多验证团队对UVM加大,但其他人还没有采取行动。这是为什么呢?,多大的“跳水”呢?如果UVM是那么伟大,那么为什么没有每个人都采用了…»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu