布线后的后仿真模拟验证成为瓶颈


时间已经改变了。我记得当我第一次开始作为一个绿色模拟设计师的大学,我们会减少红宝石掩蔽膜大光表代表我们的设计的不同层生成芯片的设计制造。我们积极工作,减轻交叉耦合的噪声信号网,但我们很少关心互连re……»阅读更多

提高模拟的可靠性


副总裁Aveek Sarkar Synopsys对此的自定义编译器组,讨论挑战复杂的设计规则,严格的设计方法,以及在finFET pre-layout和布线后仿真节点之间的差距。https://youtu.be/JRYlYJ31LLw»阅读更多

所有关于互联


众所周知,先进的芯片包含数十亿晶体管——这是一个令人难以置信的,令人兴奋的是可以肯定的——但你知道大规模集成芯片(约一个指甲大小的)可以包含~ 30英里的互连多层水平“线”?这些线函数像高速公路或管道运输电子,晶体管和其他组件连接到…»阅读更多

钴的救援


芯片制造商的大问题是一个关键部分的制造流backend-of-the-line (BEOL)。在芯片生产,BEOL就是互联装置内形成。设备互联,那些微小的布线方案,在每个节点越来越紧凑。反过来,这导致性能退化和可怕的阻容的增加(RC)…»阅读更多

挑战山的互连


由马克LaPedus有大量芯片挑战20 nm节点。当被问及是什么今天尖端芯片制造商面临的最大挑战之一,加里•巴顿半导体研发中心副总裁在IBM,说这可以归结为两个主要障碍:光刻技术和互连。光刻是有据可查的问题....»阅读更多

桶列表


在130 nm,铜互联的引入,电介质材料300 mm晶圆和性能使整个供应链上气不接下气。从未有许多变化在单个流程节点上的半导体。在28 nm,相比变化将苍白的数量是必要的在20海里,这将苍白的要求在14 nm。但与130纳米,当大部分的魅力……»阅读更多

Baidu