为什么你的FPGA合成流需要验证吗


当你想想看,逻辑综合是一个至关重要的而是恐吓现代芯片设计的一部分。这个过程需要一个高层次的描述的目标功能,在RTL语言编写,看起来更像软件比硬件,并实现了它使用底层结构单元库的ASIC或FPGA设备。由此产生的门电路级网表必须满足各种要求的……»阅读更多

Baidu